[发明专利]浅沟槽制作方法

说明书

技术领域

本发明涉及半导体制造工艺，尤其涉及一种浅沟槽制作方法。

背景技术

随着半导体制造技术的进步，浅沟槽隔离(STI，Shallow Trench Isolation)方法已经逐渐取代了传统半导体器件制造所采用如局部硅氧化法等其他隔离方法。浅沟槽隔离方法与其他隔离方法相比有许多优点，主要包括：1、STI方法可以获得较窄的半导体器件隔离宽度，从而提高器件密度；2、STI方法可以提升表面平坦度，因而可在光刻时有效控制最小线宽。

但是，相关实验发现，浅沟槽隔离所采用的浅沟槽边角的圆滑程度与漏电有很强的相关性，越是圆滑的边角，越容易阻止漏电的产生，因而如何使浅沟槽边角更加圆滑，改善浅沟槽隔离的电学性能表现，从而进一步减少浅沟槽隔离的漏电，是半导体工艺中的一个重要问题。

美国专利US6174786公开了一种半导体器件浅沟槽隔离方法。图1至图6展示了实施该方法各步骤后衬底的截面图，所述步骤包括：

在衬底100上形成氧化物层101；

在氧化物层101上形成掩膜层102；

各向异性地刻蚀掩膜层102用于形成一个开口110并保留氧化物层101的至少一个部分，所述开口110在掩膜层102上暴露了氧化物层101且开口110的宽度大于后续制作的沟槽宽度；

在所述开口110上形成盖层103；

无图形刻蚀所述盖层103用以在掩膜开口110处的盖层103断口上形成圆角，所述无图形刻蚀不刻蚀衬底100；

等离子刻蚀衬底100表面用以在衬底100上形成沟槽120；

在刻蚀沟槽120的同时，盖层103的圆角被转移到沟槽120的顶角121。

上述浅沟槽隔离方法，通过在盖层103的间断处形成圆角，再将圆角通过等离子刻蚀转移到沟槽120的顶角121，用以改善浅沟槽隔离的漏电现象。但是，所述方法依赖在形成盖层103时，开口110底部的盖层103必须平坦，且覆盖在掩膜层102竖直断面上的盖层103也需要竖直涂布。当需要形成的沟槽120的尺寸较大时，这些涂布盖层103的条件可以达到，但随着半导体器件的尺寸越来越小，浅沟槽隔离结构也随之相应减小，在形成浅沟槽顶部圆角时，涂布盖层103的条件也越来越难以达到。因此，用现有技术形成的浅沟槽顶角的圆滑程度也越来越难以达到要求。

发明内容

本发明解决的问题是提供一种浅沟槽制作方法，在浅沟槽的尺寸较小时，也能形成圆滑的浅沟槽顶角，避免了现有技术应用在小尺寸浅沟槽时形成的顶角圆滑程度不够的缺陷，从而改善浅沟槽隔离的电学性能表现，进而减轻浅沟槽隔离的漏电现象。

为解决上述问题，本发明提供一种浅沟槽制作方法，包括步骤：提供表面覆盖有掩膜结构的半导体衬底，所述掩膜结构上形成有暴露半导体衬底的掩膜沟槽；以掩膜结构为掩膜，在半导体衬底上刻蚀出与掩膜沟槽对应的衬底沟槽；在掩膜结构表面形成保护层，且保护层填满掩膜沟槽和衬底沟槽；刻蚀保护层，直至暴露掩膜结构且未暴露半导体衬底；刻蚀保护层、掩膜结构和半导体衬底，直至半导体衬底沟槽的顶角形成目标圆角。

可选地，所述刻蚀是各向异性等离子刻蚀。

可选地，所述的各向异性等离子刻蚀保护层、掩膜结构和半导体衬底的方法为栓塞回蚀法。

可选地，所述掩膜结构是氮化硅掩膜层、碳化硅掩膜层以及多晶硅掩膜层的单层结构或任意组合叠层结构。

可选地，所述掩膜结构是掩膜层、底部抗反射层和光刻胶层依次叠加的叠层结构。

可选地，所述保护层的材料为底部抗反射层材料或光刻胶。

可选地，所述的在半导体衬底上刻蚀为利用包括由溴化氢、氦、氧以及六氟化硫等气体形成的等离子体刻蚀。

可选地，所述的刻蚀保护层直至暴露掩膜结构且未暴露半导体衬底所采用的刻蚀为利用包括氧气形成的等离子体刻蚀。

可选地，所述的刻蚀保护层、掩膜结构和半导体衬底所采用的刻蚀为利用包括四氟甲烷和氦等气体形成的等离子体刻蚀。

可选地，所述的用第一等离子体在半导体衬底上刻蚀出与掩膜沟槽对应的衬底沟槽的步骤之后，还包括用等离子刻蚀法修整所述衬底沟槽的步骤。

可选地，所述的等离子刻蚀法是以溴化氢和氧气的混合气体作为刻蚀气体的等离子刻蚀法。

可选地，所述的半导体衬底沟槽的顶角形成目标圆角之后，还包括去除衬底沟槽内保护层的步骤。

可选地，所述的去除保护层的步骤之后还包括修整衬底沟槽的步骤。