[发明专利]基于线性插值结构的数字频率合成电路编译器实现方法

说明书

技术领域

本发明是一种生成数字频率合成电路编译器的方法，特别涉及一种基于线性插值结构的电路面积和功耗优化的直接数字频率合成器(DDFS)电路的实现方法。

背景技术

随着半导体工艺的快速发展，采用互补金属氧化物(CMOS)工艺的专用芯片电路(ASIC)和现场可编程阵列(FPGA)电路的集成度日益增大，在这些电路上能够实现的电路逻辑也日趋复杂，数字信号处理领域和数字通讯领域也得益于半导体工艺的发展，能够在面积更小的单一芯片上实现更加复杂的功能。随着集成度的提高，当前集成电路设计领域面临的主要问题是在有效的利用电路硅片面积的同时如何降低电路硅片的功耗以及如何更好的管理和重用电路模块。

DDFS技术是数字通讯和数字信号处理领域中用于生成数字正弦波的有效手段，该技术能够提供频率和相位精准的用作通信载波信号或标准测量参考信号的正弦波形，该技术的最大特点是输出信号频率准确度高，频率变化快以及工作性能不随电路制造误差变化，但是传统的DDFS技术为达到指定的输出波形精度采用单一的相位-波形映射表的技术造成波形映射表电路尺寸庞大，从而消耗大量的电路面积和电路功率，鉴于以上原因，人们开始寻找能够有效压缩波形映射表的各种技术，从而降低波表尺寸及其功率消耗。

线性插值技术是一种有效降低波表尺寸的手段，在和直接波表方法相对比时，同样的输出信号指标下该技术能将波表压缩到直接法的几十到几百分之一不等，但是使用线性插值技术会在DDFS电路中引入中间信号，对这些中间信号参数的不良设定对于最终的电路面积和输出波形性能指标会造成可观的负面影响。

当前的片上系统(SOC)设计对电路模块的可维护性和可重用性提出了较高的要求，从前提供单一电路网表或版图的方法，因其电路参数均已固化，不具有灵活的可重用特征并且进行参数重新设定的设计和验证工作量庞大，所以难以应对当前快速构建SOC系统的设计要求。

发明内容

本发明是一种自动生成电路面积和功耗优化的线性插值结构DDFS电路编译器的方法，用户通过设定DDFS的输入输出参数，编译器能够自动推算DDFS电路内部的关键信号位宽数值，自动生成整个DDFS电路的寄存器传输级(RTL)描述代码文件，自动生成硬件描述语言层次(HDL)的DDFS电路测试平台代码和测试激励数据文件，从而有效的提高设计效率和电路模块的重用性。

本发明采用的技术方案是：

电路信号宽度计算模块根据用户设定的DDFS接口配置信号宽度，利用误差估计算法计算出DDFS电路内部各个节点的信号位宽；电路算法仿真模块根据上述电路信号宽度计算模块输出的DDFS内部节点位宽配置并且根据DDFS电路采用的线性插值算法进行仿真运算，从而得到与DDFS电路实际运行结果二进制位精确匹配的输出波形数据，输出波形谱分析模块对上述算法仿真模块输出的波形进行功率谱分析，从而使用户确定当前的DDFS电路输出波形指标满足需求，电路代码生成模块根据上述电路信号宽度计算模块输出的配置参数生成DDFS电路的寄存器传输级(RTL)描述代码，电路测试平台代码生成模块生成用于对上述电路代码生成模块输出的DDFS电路RTL代码进行硬件描述语言(HDL)仿真的测试平台代码和测试数据。

编译器最终生成的DDFS电路主要包括相位累加器、波形对称性控制、地址取反、正弦波表ROM、插值系数表ROM、插值乘法器、插值加法器、原码转补码共八个单元。各单元及互联关系描述如下：