[发明专利]制造半导体器件的方法及所制造出的半导体器件

说明书

技术领域

本发明涉及一种制造用于场效应晶体管的半导体器件的方法。

背景技术

日本特开2003-318398公开了一种半导体器件。在这种器件中，形成N^-型多晶硅区和N⁺型多晶硅区，并且N^-型多晶硅区和N⁺型多晶硅区与半导体衬底的主表面邻接，在该半导体衬底中，在N⁺型碳化硅衬底上形成N^-型碳化硅外延区。N^-型碳化硅外延区、N^-型多晶硅区和N⁺型多晶硅区形成异质结。此外，通过栅极绝缘膜，在与N^-型碳化硅外延区和N⁺型多晶硅区的结部分邻接的位置处形成栅电极。将N^-型多晶硅区连接至源电极，并在N⁺型碳化硅衬底的其它表面上形成漏电极。

发明内容

在此教导制造半导体器件的方法和所生成的半导体器件的实施例。所述半导体器件包括半导体衬底和异质半导体区，所述异质半导体区包括带隙不同于所述半导体衬底的带隙、并接触所述半导体衬底的第一表面的一部分的异质半导体材料。在此教导的方法包括：在所述半导体衬底的所述第一表面的暴露部分上和所述异质半导体材料的暴露表面上沉积第一绝缘膜；以及通过在氧化气氛中进行热处理来在所述第一绝缘膜与所述半导体衬底和所述异质半导体区的面向所述第一绝缘膜的表面之间形成第二绝缘膜。

附图说明

在此，参考附图进行说明，在全部几个附图中，相似的附图标记表示相同的部分，并且其中：

图1是由根据本发明的实施例的方法制造的半导体器件的剖视图；

图2A～2H是示出根据第一实施例的制造半导体器件的方法的图；

图3是硅的氧化速率变化的示意图；以及

图4A～4G是示出根据本发明的第二实施例的制造半导体器件的方法的图。

具体实施方式

在先前所述的制造半导体器件的传统方法中，日本特开2003-318398公开了一种通过使用多晶硅作为异质半导体区、并在多晶硅层上沉积化学气相沉积(CVD)氧化膜来形成栅极绝缘膜所制造的半导体器件。此外，将多晶硅层再次沉积在栅极绝缘膜上。然而，由于在由沉积方法形成的栅极绝缘膜和碳化硅外延层的结界面中晶体颗粒之间的颗粒边界中有许多缺陷晶体，所以界面特性恶化(即，界面态密度增加)。

相反，下面教导根据特定实施例的制造半导体器件的方法。

如在图1中所示，由根据一个实施例的方法制造的半导体器件被配置成布置场效应晶体管的两个单胞(unit cell)，使得这两个单胞彼此相对。通过平行布置和连接多个单胞来形成单个场效应晶体管。如在图1中所示，该半导体器件包括作为基体材料的碳化硅衬底，其中，碳化硅是半导体材料。由N型高浓度(N⁺型)的N⁺型碳化硅衬底1和N型低浓度(N^-型)的N^-型碳化硅外延层2来形成根据本实施例的半导体衬底。在N⁺型碳化硅衬底1的主表面上形成N^-型碳化硅外延层2。尽管存在碳化硅的多个多晶类型，但在本实施例中使用具有代表性的4H多晶型的碳化硅。

N⁺型碳化硅衬底1的厚度在数十μm到数百μm之间。N^-型碳化硅外延层2的厚度在几μm到数十μm之间。本实施例的半导体器件还包括N⁺型多晶硅3。N⁺型多晶硅层3是接触N^-型碳化硅外延层2的表面的半导体，其中该表面与N^-型碳化硅外延层2接触N⁺型碳化硅衬底1的表面相对。如下面所述，通过采用作为具有不同于碳化硅的带隙的半导体的多晶硅10(参见图2A到2H)作为基体材料，并引入N型杂质20(参见图2A到2H)，从而创建异质半导体区，来形成N⁺型多晶硅3。结果，N^-型碳化硅外延层2和N⁺型多晶硅3形成异质结。然后，在N⁺型多晶硅3中形成延伸至N^-型碳化硅外延层2的凹槽。