[发明专利]配网电能质量调节器的死区处理方法及其逻辑电路

权利要求书

1.一种配网电能质量调节器的死区处理方法，其特征在于：包括以下步骤：

(1)、对控制信号采用三角波脉宽调制，分别获得三相方向互补的上桥臂调制信号和下桥臂调制信号；

(2)、在输出电流的过零点附近设置一个正负对等的电流判断区间，并设输出电流的流出桥臂为正，流进桥臂为负；

(3)、对采样获得的输出电流的大小进行输出电流区间判断，确认输出电流是否在设置的判断区间内；

(4)、若输出电流在判断区间之内，则对所获得的三相上桥臂调制信号和下桥臂调制信号加入死区时间后输出三相上桥臂触发信号和下桥臂触发信号，送入驱动电路即可控制配网电能质量调节器中的开关器件通断，从而有效输出补偿信号，设置原则为延时导通方式；

(5)、若输出电流在判断区间之外，则对输出电流方向进行判断；

(6)、若输出电流大于零、为正，则封锁下桥臂的驱动信号，上桥臂调制信号正常输出至驱动电路；

(7)、若输出电流小于零、为负，则封锁上桥臂的驱动信号，下桥臂调制信号正常输出至驱动电路。

2.用于如权利要求1所述的配网电能质量调节器的死区处理方法的逻辑电路，其特征在于：由第1延时电路(IC1)、第2六非门集成电路(IC2)、第3四输入与门集成电路(IC3)、第4四输入与门集成电路(IC4)、第5绝对值电路(IC5)、第6比较器集成电路(IC6)和第7或门集成电路(IC7)组成，作为控制信号的调制所得脉冲分别被送至第1-1延时电路(IC1-1)的输入端、第2-1六非门集成电路(IC2-1)的输入端、第3-1四输入与门集成电路(IC3-1)的输入端B1和第4-1四输入与门集成电路(IC4-1)的输入端A1，第1-1延时电路(IC1-1)的输出端接第3-1四输入与门集成电路(IC3-1)的输入端A1，第3-1四输入与门集成电路(IC3-1)的输出端Y1接第3-3四输入与门集成电路(IC3-3)的输入端B3；第2-1六非门集成电路(IC2-1)的输出端接第1-2延时电路(IC1-2)的输入端、第3-2四输入与门集成电路(IC3-2)的输入端B2和第4-2四输入与门集成电路(IC4-2)的输入端B2，第1-2延时电路(IC1-2)的输出端接第3-2四输入与门集成电路(IC3-2)的输入端A2，第3-2四输入与门集成电路(IC3-2)的输出端Y2接第3-4四输入与门集成电路(IC3-4)的输入端B4；采样获得的输出电流分别被送至第5绝对值电路(IC5)的输入端和第6-2比较器集成电路(IC6-2)的输入端A2，第5绝对值电路(IC5)的输出端接第6-1比较器集成电路(IC6-1)的输入端A1，输出电流判断的区间值被送至第6-1比较器集成电路(IC6-1)的输入端B1，第6-1比较器集成电路(IC6-1)的输出端C1分别接第2-2六非门集成电路(IC2-2)的输入端和第4-3四输入与门集成电路(IC4-3)的输入端A3，第2-2六非门集成电路(IC2-2)的输出端分别接第3-3四输入与门集成电路(IC3-3)的输入端A3和第3-4四输入与门集成电路(IC3-4)的输入端A4；第6-2比较器集成电路(IC6-2)的输入端B2的输入端接地，第6-2比较器集成电路(IC6-2)的输出端C2分别接第4-1四输入与门集成电路(IC4-1)的输入端B1和第2-3六非门集成电路(IC2-3)的输入端，第4-1四输入与门集成电路(IC4-1)的输出端Y1接第4-3四输入与门集成电路(IC4-3)的输入端B3，第2-3六非门集成电路(IC2-3)的输出端接第4-2四输入与门集成电路(IC4-2)的输入端A2，第4-2四输入与门集成电路(IC4-2)的输出端Y2接第4-4四输入与门集成电路(IC4-4)的输入端B4，第3-3四输入与门集成电路(IC3-3)的输出端Y3接第7-1或门集成电路(IC7-1)的输入端A1，第3-4四输入与门集成电路(IC3-4)的输出端Y4接第7-2或门集成电路(IC7-2)的输入端A2，第4-3四输入与门集成电路(IC4-3)的输出端Y3接第7-1或门集成电路(IC7-1)的输入端B1，第4-4四输入与门集成电路(IC4-4)的输出端Y4接第7-2或门集成电路(IC7-2)的输入端B1，第7-1或门集成电路(IC7-1)的输出端Y1输出上桥臂的驱动信号至驱动电路，第7-2或门集成电路(IC7-2)的输出端Y2输出下桥臂的驱动信号至驱动电路。

3.如权利要求2所述的用于配网电能质量调节器的死区处理方法的逻辑电路，其特征在于：第5绝对值电路(IC5)由第8-1运放集成电路(IC8-1)、第8-2运放集成电路(IC8-2)、第1至第5电阻(R1--R5)、第1二极管(D1)、第2二极管(D2)组成，第1电阻(R1)和第3电阻(R3)的一端均接采样获得的输出电流，第1电阻(R1)的另一端接第8-1运放集成电路(IC8-1)的负输入端，第3电阻(R3)的另一端接第8-2运放集成电路(IC8-2)的负输入端，第8-1运放集成电路(IC8-1)和第8-2运放集成电路(IC8-2)的正输入端均接地，第1二极管(D1)的阴极接第8-1运放集成电路(IC8-1)的负输入端，第1二极管(D1)阳极和第2二极管(D2)阴极均接第8-1运放集成电路(IC8-1)的输出端，第2二极管(D2)的阳极与第4电阻(R4)串联后接第8-2运放集成电路(IC8-2)的负输入端，第2电阻(R2)并联在第8-1运放集成电路(IC8-1)的负输入端和第2二极管(D2)的阳极之间，第5电阻(R5)并联在第8-2运放集成电路(IC8-2)的负输入端和输出端之间。