[发明专利]移位寄存器及液晶显示器栅极驱动装置

权利要求书

1.一种移位寄存器，其特征在于，包括：

第一薄膜晶体管，其漏极连接第一时钟信号输入端，栅极和源极之间连 接第一电容，源极还连接信号输出端；

第二薄膜晶体管，其漏极分别与信号输出端和第一薄膜晶体管的源极连 接，栅极连接复位信号输入端，源极与低电压信号输入端连接；

第三薄膜晶体管，其栅极与信号输入端连接，漏极与高电压信号输入端 连接；

第四薄膜晶体管，其栅极与所述复位信号输入端连接，漏极与第三薄膜 晶体管的源极连接，源极与低电压信号输入端连接；

下拉薄膜晶体管，其漏极分别与信号输出端、第一电容的一端以及第一 薄膜晶体管的源极连接，源极连接低电压信号输入端；以及

下拉薄膜晶体管驱动单元，用于当信号输出端输出信号为低电平且第一时 钟信号输入端输入信号为高电平时，控制所述下拉薄膜晶体管打开，分别与高 电压信号输入端、第一时钟信号输入端、第三薄膜晶体管的源极和漏极、低电 压信号输入端、第一薄膜晶体管的栅极以及所述下拉薄膜晶体管的栅极连接。

2.根据权利要求1所述的移位寄存器，其特征在于，所述下拉薄膜晶体 管驱动单元还与第二时钟信号输入端连接；

所述下拉薄膜晶体管驱动单元具体包括：

第五薄膜晶体管，其漏极与所述高电压信号输入端连接，栅极与第一时 钟信号输入端连接，源极与所述下拉薄膜晶体管的栅极连接；

第六薄膜晶体管，其漏极与所述第五薄膜晶体管的源极连接，栅极分别 与第三薄膜晶体管的源极、第一薄膜晶体管的栅极以及第一电容的一端连接， 源极与所述低电压信号输入端连接；

第七薄膜晶体管，其漏极与第五薄膜晶体管的源极连接，栅极与第二时 钟信号输入端连接，源极与所述低电压信号输入端连接；以及

第八薄膜晶体管，其漏极与第三薄膜晶体管的源极连接，栅极与第五薄 膜晶体管的源极连接，源极与所述低电压信号输入端连接。

3.根据权利要求1所述的移位寄存器，其特征在于，所述下拉薄膜晶体 管驱动单元具体包括：

第五薄膜晶体管，其漏极与所述高电压信号输入端连接，栅极与第一时 钟信号输入端连接，源极与所述下拉薄膜晶体管的栅极连接；

第六薄膜晶体管，其漏极与所述第五薄膜晶体管的源极连接，栅极分别 与第三薄膜晶体管的源极、第一薄膜晶体管的栅极以及第一电容连接，源极 与所述低电压信号输入端连接；

第七薄膜晶体管，其漏极与第五薄膜晶体管的源极连接，源极与所述低 电压信号输入端连接；

第八薄膜晶体管，其漏极与第三薄膜晶体管的源极连接，栅极与第五薄 膜晶体管的源极连接，源极与所述低电压信号输入端连接；

第九薄膜晶体管，其漏极和栅极均与所述高电压信号输入端连接；以及

第十薄膜晶体管，其漏极分别与第七薄膜晶体管的栅极、第九薄膜晶体 管的源极连接，栅极与第五薄膜晶体管的栅极以及所述第一时钟信号输入端 连接，源极与所述低电压信号输入端连接。

4.一种移位寄存器，其特征在于，包括：

第一薄膜晶体管，其漏极连接第一时钟信号输入端，栅极和源极之间连 接第一电容，源极还连接信号输出端；

第二薄膜晶体管，其漏极分别与信号输出端和第一薄膜晶体管的源极连 接，栅极连接复位信号输入端，源极与低电压信号输入端连接；

第三薄膜晶体管，其栅极和漏极均与信号输入端连接；

第四薄膜晶体管，其栅极与所述复位信号输入端连接，漏极与第三薄膜 晶体管的源极连接，源极与低电压信号输入端连接；

下拉薄膜晶体管，其漏极分别与信号输出端、第一电容的一端以及第一 薄膜晶体管的源极连接，源极连接低电压信号输入端；以及

下拉薄膜晶体管驱动单元，用于当信号输出端输出信号为低电平且第一 时钟信号输入端输入信号为高电平时，控制下拉薄膜晶体管打开，分别与高 电压信号输入端、第一时钟信号输入端、第三薄膜晶体管的源极、低电压信 号输入端、第一薄膜晶体管的栅极以及所述下拉薄膜晶体管的栅极连接。