[发明专利]擦除非易失性存储器元件时用于自我收敛的装置和方法

说明书

技术领域

本发明涉及一种非易失性存储器元件，更具体的说，涉及一种在非易失性存储单元中用以修正一过度擦除状态的装置和方法。

背景技术

非易失性存储器元件，例如，闪存元件，包含许多的能够被编程和擦除的存储单元。每一个存储单元通常代表一个位的信息，且数个存储单元通常被安排成字符，其中每一个字符包含一个特定数目的位。每一存储单元通常包含一或多个晶体管。为了减少整个非易失性存储器电路的大小，单一晶体管存储单元是较常被使用的。浮动栅极结构就是一种广为人知的单一晶体管存储单元形态，常被用于传统非易失性存储元件中，就被称为一浮动栅极晶体管。

在包含一存储单元，例如为浮动栅极晶体管的一快闪存储单元中执行有三种操作。这些操作包含读取、写入和擦除。该写入操作也可以被当成是一种编程操作。通常一非易失性存储元件，例如，一快闪存储元件，被以指令或程序代码擦除再进行编程。在操作过程中，该程序代码被一装置，例如是一处理器，所存取和读取。对存储单元，例如为浮动栅极晶体管组成该快闪存储单元的各部分，例如，该控制栅极，源极，漏极，以及衬底，施加适当的电压，可以对该存储单元进行读取、写入以及擦除。

编程一存储单元，例如，通过施加一相对高的编程电压至该控制栅极，以及一较低电压至该漏极。例如，传统的元件在编程的过程中，通常使用一9至10伏特的控制栅极电压，以及一5伏特的漏极电压。该源极电压通常维持在接地电位或0伏特。该编程电压被组态以产生在该漏极和源极之间一相对高的电压势能，其导致电子由源极至漏极流经在衬底上连接两者的沟道。此外，该相对高的电压施加至该控制栅极，以提升该浮动栅极的电压势能，该浮动栅极系位于该控制栅极的下方以及该沟道的上方。该浮动栅极通常与衬底之间隔绝有一介电层。同样地，该浮动栅极也与该控制栅极之间隔绝有一介电层。在该浮动栅极产生的高电压势能吸引电子流经该沟道，导致该些电子「隧穿」分隔该浮动栅极和该沟道的介电层。这个效应通常被称为热载子注射。

一成功的编程操作会导致注射足够的电子进到该浮动栅极以达成该快闪存储单元一理想的阈值电压(threshold voltage，Vt)。该阈值电压就是在一读取操作中，施加至控制栅极导致该沟道导通的电压。

在移除该编程电压之后，该注射电子被捕捉在该浮动栅极内，产生一在读取时必须加以克服的负电压。该注射电子需要被克服负效应的阈值电压范例值是4伏特，然而，该阈值电压会因不同的实施而变化。此外，如下所描述，该阈值电压会因工艺的变化而改变。

一存储单元的读取是通过施加一读取电压至该控制栅极，施加一较低的电压至该漏极，以及将该源极接地。例如，一5伏特的电压施加至该控制栅极，以及一1伏特的电压施加至该漏极。检测在该位线上的电流以决定该存储单元是否被编程。假如该存储单元是被编程，则该阈值电压是相对的高，例如4伏特，则该位线的电流接近于0安培。假如该存储单元是没有被编程，则该阈值电压是相对的低，例如2伏特，则施加至该控制栅极的该读取电压将会形成沟道以及该位线的电流会相对的高。

一存储单元的擦除是通过施加一高电压至该源极，施加一较低电压至该控制栅极，以及允许该漏极为浮接。例如，一16伏特的电压施加至该源极，当该控制栅极接至接地端，或是一较低的电压，例如是5伏特，可以施加至该源极，当一负电压，例如是-10伏特，可以施加至该控制栅极。这导致注射至该浮动栅极的电子进行一弗若诺得汉(Fowler-Nordheim，FN)效应，由该浮动栅极隧穿通过分隔该浮动栅极和该沟道的介电层而至源极。此外，该沟道的擦除是通过使该漏极和该源极浮接，以及施加一擦除电压至该控制栅极。

一传统非易失性存储元件的问题是，在制造过程中的变异性导致在一些存储单元可以充分被擦除之前，另一些存储单元已经被过度擦除了。在过度擦除的存储单元中，该浮动栅极有一非常低的负电荷，甚或是一正电荷。一过度擦除存储单元可以被当成是一空乏型晶体管，其无法以正常的操作电压加以关闭。因此，一过度擦除的存储单元会有伴随的漏电流，该漏电流不仅会妨碍该过度擦除存储单元的正确读取，同时也会影响到其它存储单元连接至相同位线的正确读取。

传统非易失性存储元件采用许多的技术以修正过度擦除存储单元。例如，一些元件采用软编程的步骤，然而，软编程以及其它传统的方法可能是没有效率的，因为这些方法会额外的增加电路，以及会显著的增加擦除周期所需要的时间。因此，这些传统的方法可能不足以实施在一些需要快速擦除周期以及较低复杂度的应用上。

发明内容