[发明专利]双位U型存储器结构及其制作方法

权利要求书

1.一种存储器元件结构，包含：

基底；

控制栅极，设于该基底表面；

浮动栅极，设于该控制栅极的两侧，其中该浮动栅极具有U形底部嵌入于该基底中；

第一介电层，介于该控制栅极与该基底之间；

第二介电层，介于该浮动栅极的该U形底部与该基底之间；

第三介电层，介于该控制栅极与该浮动栅极之间；

局部掺杂区，设于该浮动栅极正下方的U形浮动栅极沟道的周围；以及

源极/漏极掺杂区，设于该浮动栅极的一侧的该基底中。

2.如权利要求1所述的存储器结构，其中该第一介电层为氧化硅。

3.如权利要求1所述的存储器结构，其中该第一介电层由氧化硅以及氧化硅-氮化硅-氧化硅所组成。

4.如权利要求1所述的存储器结构，其中该第三介电层包含氧化硅-氮化硅-氧化硅。

5.如权利要求1所述的存储器结构，其中该源极/漏极掺杂区为P型时，该局部掺杂区为N型。

6.如权利要求1所述的存储器结构，其中介于该浮动栅极以及该基底之间的第二介电层为U形。

7.如权利要求1所述的存储器结构，其中该局部掺杂区的底部为U形。

8.一种存储器元件的制作方法，包含：

提供基底，包含第一沟槽以及第二沟槽设于该基底中，其中该第一沟槽的底部为U型以及该第二沟槽的底部为U型；

于该第一沟槽以及该第二沟槽的底部形成局部掺杂区；

形成第一介电层覆盖该第一沟槽的表面、该第二沟槽的表面以及该基底表面；

形成第一导电层填满并覆盖该第一沟槽以及该第二沟槽；

形成第二介电层于该第一导电层两侧；

形成一开口于该第一沟槽以及该第二沟槽之间的该第一导电层内；以及

形成掺杂区于该第一沟槽以及该第二沟槽之间的该基底内。

9.如权利要求8所述的存储器元件的制作方法，在形成该开口之后，于该开口内形成接触插塞。

10.如权利要求8所述的存储器元件的制作方法，其中该第二介电层包含氧化硅-氮化硅-氧化硅。

11.如权利要求8所述的存储器元件的制作方法，其中该第二介电层于该导电层两侧定义出凹陷区域，该制作方法于形成该第二介电层之后与形成该开口之前，另包含有以下步骤：

于该凹陷区域填入第二导电层；以及

研磨掉部分的该第二导电层、该第二介电层以暴露出该第一导电层。