[发明专利]非易失性存储器的控制装置及其控制方法以及存储装置

说明书

技术领域

本发明的一个实施例涉及一种非易失性存储器的控制装置及其控制方法，以及一种存储装置。具体而言，本发明涉及一种与擦除操作的次数相关的管理非易失性存储器的方法。

背景技术

公知NAND型闪速存储器是数据可重写的非易失性存储器。非易失性存储器的数据擦除单元是一个块(例如，128k字节)。另一方面，每个非易失性存储器的数据读和写单元被设置为2k字节。

当擦除或者写操作的次数增加时，发生元件劣化，从而导致了数据错误的增加。为了处理这种情况，将写操作的次数设置为例如约十万次以保证器件的性能。因此，在非易失性存储器的存储器控制器中并入管理擦除物理块的次数的功能。

存储器控制单元不仅仅管理每一个物理块的擦除计数，而且实施平均(averaging)每个物理块的擦除计数。(例如，专利文件：美国专利No.5,737,742和日本专利申请公开No.2006-235960)。也就是，目前，选择具有低擦除计数的物理块并将其与具有高擦除计数的物理块交换。

然而，在存储器控制单元所执行的传统控制方法中，存在的问题为，每次进行物理块的替换处理时，存在大量的信息处理。也就是，每次进行物理块交换时，会执行在逻辑/物理块转换表中的所有信息处理以及在物理块擦除计数表中的所有信息处理，其中该逻辑/物理块转换表将逻辑块与物理块相关联。基于该原因，存在的问题是，管理物理块的处理是复杂的，而且处理时间变得较长。此外，存在这样的问题，当用于交换的将处理的物理块的数量变得较大时，处理时间进一步增加。

发明内容

本发明的实施例的一个目的是提供一种非易失性存储器的控制装置及其控制方法，以及一种存储装置，其有利于物理块的管理，并由此减少了总的信息处理时间。

为了实现上述目标，根据本发明的一个方面，提供了一种存储器控制装置，其控制具有物理块单元的擦除计数和/或编程计数限制的非易失性存储器，包括：逻辑/物理块地址转换表信息部分，其将主机装置使用的逻辑地址空间的逻辑块地址与非易失性存储器的物理块的物理块地址相关联；物理块使用状态信息部分，其存储显示了是否物理块通过所述逻辑/物理块地址转换表信息部分与逻辑块相关联的信息；物理块使用状态管理部分和物理块擦除计数管理部分，其使用所述逻辑块地址与所述物理块地址不相关联的物理块的擦除计数信息，并选择满足与所述擦除计数信息相关的预定条件设定的物理块作为第一物理块；以及逻辑/物理块地址转换表管理部分，其使所述第一物理块的物理块地址与逻辑块地址相关联，并在所述逻辑/物理块地址转换表信息部分中记录所述关联的物理块地址。

将在下列的描述中阐述本发明的额外的目的和优点，并且通过描述，本发明的额外的目的和优点将部分地显而易见或者通过本发明的实践被了解。可以通过此后具体指出的手段和组合以实现和获得本发明的目标和优点。

附图说明

附图被并入说明书并构成说明书的一部分，其示例了本发明的实施例，附图与上述一般性描述和以下给出的实施例的详细描述一起用于解释本发明的原理。

图1是应用本发明的存储装置的配置的说明性视图；

图2是非易失性存储器的视图；

图3是逻辑/物理块地址转换表的视图；

图4是说明性视图，示出了物理块使用状态与物理块擦除计数数据之间的关系；

图5是示出了物理块中的数据区域的实例的说明性视图；

图6是本发明的装置的操作实例的流程图，示出了当从可以可选地使用的物理块中选择适宜的物理块时的操作实例；以及

图7是示出了本发明的装置的操作实例的流程图。

具体实施方式

此后，将参考具体的附图，来描述本发明的实施例。首先，图1示出并描述了应用本发明的存储装置的配置。

根据实施例，基本上读出逻辑块地址与物理块地址未关联的物理块组的擦除计数信息，并选择和使用满足通过擦除计数信息预先设定的条件的物理块。因此，需要管理的物理块的数量少。出于该原因，有利于物理块的管理，缩短了总的信息处理时间。此外，这样保持逻辑块地址与物理块地址相关联的物理块组的擦除计数信息，在物理块的冗余部分中记录该物理块组的擦除计数信息。

<存储装置>

存储装置100具有非易失性存储器装置101、微处理单元(此后称为“MPU”)102、随机存取单元(此后称为“RAM”)103、主机接口104、以及非易失性存储器接口105。