[发明专利]薄膜电阻结构及其制造方法

说明书

技术领域

本发明涉及一种无源器件(passive device)，特别涉及一种薄膜电阻结构及其制造方法。

背景技术

铜箔(copper foil)线路及无源器件，例如电阻，均是印刷电路板(printedcircuit board，PCB)上必要的构成器件。在传统印刷电路板工艺技术中，铜箔线路是在进行覆铜箔层压板(copper clad laminate，CCL)之后，再辅以显影/蚀刻/去胶(Development/Etching/Stripping，DES)等程序而完成其制作。而无源器件则是采用分离式器件，并以表面贴装技术(surface mount technology，SMT)组装于印刷电路板上。随着电子产品行动化及高功能化，无源器件的数量需求日益增加，而印刷电路板上的使用面积却又相对减小。为了适应上述的问题，持续缩小无源器件的尺寸成为主要的解决手段。然而，随着已接近人眼可见物理极限的0201尺寸电阻无源器件的问市，要再进一步进行尺寸的缩小，已出现极大的困难。

针对上述困难，80年代即已开发出的平面可嵌入式电阻器件，因可通过器件内埋技术，有效释出更多可用的PCB板表面积，因此便被重新寄予厚望。目前市场上出售的可嵌入式电阻产品，根据其产品的厚薄分类，可分为厚膜电阻(例如，厚度＞10μm)及薄膜电阻(例如，厚度＜2μm)两大类。其中，厚膜电阻又可进一步分为低温共烧陶瓷型(low temperature co-fired ceramic，LTCC)以及聚合物厚膜型(polymer thick film，PTF)。虽然厚膜电阻具有阻值应用范围大且价格便宜的优点，但因其工艺精度差，且LTCC型厚膜电阻还受制于工艺温度高，有机衬底的兼容性差，而PTF型厚膜电阻还因电阻温度系数(temperature coefficient of resistance，TCR)高、热稳定性不佳，致使其市场应用广度受到限制。另一方面，以金属箔为衬底的薄膜电阻，则因有机衬底的兼容性佳，且具有较厚膜电阻更佳的热稳定性及阻值精准度(Tolerance)，极适合电阻器件埋入式工艺的需要。然而，却因受到市场上销售的合金薄膜电阻产品低电阻系数(resistivity)特性的限制，致使薄膜电阻的阻值应用范围过低(不大于250Ω/□)，无法满足电阻器件市场最主要的应用区间(即，10000Ω/□)的特性需求，因此同样也造成其市场应用上的限制。

因此，基于电子产品未来进一步发展的需要，开发出具有高阻值特性的薄膜电阻将成为未来埋入式工艺能否成功的重大关键。另外，在增加薄膜电阻的阻值的同时，电阻温度系数也必须适当控制在较低的程度(例如，小于200ppm/℃)，以避免薄膜电阻的热稳定性降低。

发明内容

本发明所要解决的技术问题在于提供一种薄膜电阻结构及其制造方法，其通过使用具有半导体特性的金属氧化物连续相搭配岛状分散的金属相所构成的复合式电阻层，提高薄膜电阻的片电阻值，同时具有低的电阻温度系数。

为了实现上述目的，本发明提供了一种薄膜电阻结构，该薄膜电阻结构包括一电阻层。该电阻层包括：一铜氧化物层以及位于该铜氧化物层上的多个金属岛状物。铜氧化物层表面具有多个相邻的瘤形凹口区，且瘤形凹口区之间具有网状分布的空隙。金属岛状物分别设置于瘤形凹口区之间的空隙。

为了实现上述目的，本发明还提供一种薄膜电阻结构的制造方法。该方法包括：提供一铜箔衬底，其上表面具有多个相邻的瘤形突部，且该瘤形突部之间具有网状分布的空隙。在铜箔衬底的上表面涂布一含有金属胶体或含有金属前驱物的溶液(以下称为“含有金属的溶液”)，使含有金属的溶液能够填入瘤形突部之间的空隙。然后对铜箔衬底进行热处理，以在瘤形突部表面形成一铜氧化物层，且同时在瘤形突部之间的空隙形成由含有金属的溶液所转化形成的多个金属岛状物。接着将铜箔衬底倒置于一绝缘衬底上，使铜氧化物层与该绝缘衬底压合之后，在铜箔衬底中定义出二电极区及一电阻区，再经由DES作业程序，去除电阻区的铜箔积层衬底及瘤形突部，以露出铜氧化物层及金属岛状物，其中露出的铜氧化物层的表面具有多个对应的瘤形凹口区。最后再在露出的铜氧化物层及该金属岛状物上覆盖一绝缘层(埋入电阻应用)或防焊保护层(表面电阻应用)并填入瘤形凹口区后，便可完成平面可嵌入式电阻器件的制作。

附图说明

图1A至图1F是示出根据本发明实施例的薄膜电阻结构的制造方法的平面示意图；

图2A至图2F是分别示出对应于图1A至图1F的剖面示意图。

【主要器件符号说明】

100铜箔衬底；