[发明专利]覆晶封装结构及其封装制程

说明书

技术领域

本发明是有关于一种芯片封装结构及其封装制程，且特别是有关于一种覆晶封装结构及其封装制程。

背景技术

在半导体产业中，集成电路(integrated circuits，IC)的生产主要可分为三个阶段：集成电路的设计(IC design)、集成电路的制作(IC process)以及集成电路的封装(IC package)。在集成电路的制作中，芯片(chip)是经由晶圆(wafer)制作、形成集成电路以及切割晶圆(wafer sawing)等步骤而完成。在晶圆的集成电路制作完成之后，由晶圆切割所形成的芯片可通过其上的焊垫(pad)而电性连接于一承载器。承载器例如为一导线架(leadframe)或一电路板，而芯片可以打线接合(wire bonding)或覆晶接合(flip chip bonding)的方式电性连接至承载器上。在进行上述的电性连接之前，须先利用封装机台来进行芯片与承载器的对位。

图1A是现有一种芯片封装结构的剖面示意图。请参照图1A，芯片封装结构100是一种接脚在芯片上(lead on chip，LOC)的芯片封装结构，其包括一芯片110、一导线架120以及一封装胶体140。其中，芯片110包括多个焊垫112，导线架120具有多个内接脚122，且焊垫112与内接脚122电性连接。封装胶体140则将芯片110、焊垫112以及内接脚122包覆于其内。在进行芯片110与导线架120的电性连接之前，LOC封装机台的传感器会通过内接脚122之间的间隙，以判断焊垫112与内接脚122是否已经对位，再调整芯片110的位置，以使焊垫112与内接脚122对位。

图1B是现有另一种芯片封装结构的剖面示意图。请参照图1B，芯片封装结构200是一种利用导线接合(wire bonding)使芯片与承载器接合的芯片封装结构，其包括一芯片210、一承载器220、粘着层230以及一封装胶体240。其中，芯片210具有多个焊垫212以及保护层214，其中，保护层214曝露出焊垫212，使得芯片210可通过焊垫212而与外界电路电性连接。承载器220例如是印刷电路基板或软性电路基板，其通过粘着层230与芯片210接合。此外，承载器220具有多个接点224，承载器220通过接点224以及连接于接点224与焊垫212之间的焊线226与芯片210电性连接。封装胶体240则将芯片210以及焊线226包覆于其内，以稳固承载器220以及芯片210之间的电性关系。值得一提的是，为了要使用LOC封装机台来进行承载器220与芯片210的对位，承载器220具有多个开口222，因此，LOC封装机台的传感器可以通过开口222而检测到焊垫212的位置，以进行芯片210与承载器220的对位。

然而，随着芯片封装技术的日新月异，封装机台的汰换率也随的升高，举例来说，上述的LOC封装机台无法用于覆晶(flip chip)封装制程中芯片与承载器的对位，也就是需要额外添购适用于覆晶封装结构的封装机台。如此一来，不但不符合经济效益，且封装机台的汰旧换新会造成芯片封装的成本大幅上升。

发明内容

本发明提供一种覆晶封装制程，以降低封装机台的汰换率。

本发明另提供一种覆晶封装结构，适于使用LOC封装机台来进行芯片与线路基材的对位。

本发明提出一种覆晶封装制程，包括先提供一线路基材，其具有一第一表面、一第二表面以及多个位于第一表面上的接脚，其中接脚的位置能够从线路基材的第二表面被辨识。接着，于线路基材的第一表面上形成一粘着层以及提供一芯片，芯片具有多个凸块。而后，通过粘着层使芯片粘着于线路基材的第一表面上，并使凸块与接脚电性连接。

在本发明的一实施例中，上述的线路基材包括具有一透明区域的一线路基材或具有一透明区域的一线路薄膜，其中透明区域使接脚的位置能够从线路基材的第二表面被辨识。

在本发明的一实施例中，上述的粘着层覆盖住接脚，而凸块穿过粘着层与接脚电性连接。

在本发明的一实施例中，上述在形成粘着层之前，还包括于各接脚上分别形成一焊料。

在本发明的一实施例中，上述的粘着层的形成方法包括于线路基材的第一表面上形成一具有两阶热固性的胶材，以形成粘着层。

本发明提出一种覆晶封装结构，包括一线路基材、一粘着层以及一芯片。其中线路基材具有一第一表面、一第二表面以及多个位于第一表面上的接脚，其中接脚的位置能够从线路基材的第二表面被辨识。粘着层配置于线路基材的第一表面上。芯片具有多个凸块，其中芯片通过粘着层粘着于线路基材的第一表面上，且凸块与接脚电性连接。