[发明专利]信号产生电路

说明书

技术领域

本发明是与信号产生电路有关，尤指一种应用厚栅极氧化层金属氧化物半导体晶体管元件来实现滤波电路中的电容元件以改善操作于低电压时产生严重漏电流的锁相回路电路。

背景技术

近几年来，随着半导体制程的发展以及可携式电子产品的普及化，使用低电压设计以降低功率且在电路中使用较小尺寸的晶体管元件来降低成本，已成为各种电路设计技术中的基本需求。随着半导体制程由点一八制程、点一二制程一路演进至六十五奈米(65nanometer)，半导体元件的栅极氧化层(gate oxide)厚度也随之降低，此外，为了满足电路系统的高速需求且同时兼容于低供应电压系统，这些电子电路系统多操作于低电压且以全数字制程为主，此先进制程具有可降低生产成本的优点。

一般而言，在电子电路系统中通常具有锁相回路(Phase Locked Loop，PLL)电路来产生频率信号锁相回路电路通过反馈机制来同步参考信号及反馈信号之间的瞬间相位来达成输出稳定频率信号的目的，亦即，当两频率信号于一时间区间内达到固定相位关系的状态时，即为相位锁定。整体而言，锁相回路电路的操作原理即是把检测电路所测得的相位领先/落后结果，经由滤波电路转换成电压信号或电流信号来控制可控制振荡器所输出的振荡信号的频率，以达到调整相位的目的。

请参阅图1，图1所示即为已知锁相回路电路100的功能方块示意图。已知锁相回路电路100一般包含有检测电路(例如相位/频率检测器)110、电荷泵120、滤波电路(例如回路滤波器)130、可控制振荡器(例如压控振荡器)140以及除频器150。检测电路110检测参考信号CLK_ref与反馈信号(其是由除频器150对可控制振荡器140所产生的振荡信号CLK_VCO进行除频所产生的除频后振荡信号CLK_div)两者间的相位关系来产生检测信号(拉升信号UP或下降信号DN)，之后，电荷泵120与滤波电路130便会根据检测信号(拉升信号UP或下降信号DN)来产生控制信号VCTR至可控制振荡器140，接着，可控制振荡器140便依据控制信号VCTR来提升或降低振荡信号CLK_VCO的频率。由于锁相回路电路为业界已知的元件，故详细操作原理于此不另赘述。

为满足先进制程的需求，锁相回路电路中的回路滤波器中的电容元件通常采用金属氧化层电容(MOS capacitor)来加以实现，然而在利用先进制程所形成的金属氧化层电容时，其金属氧化层电容的栅极氧化层厚度较薄，因此往往会产生严重的漏电流，使得锁相回路电路的输出频率产生严重的抖动(jitter)或甚至使锁相回路无法锁定。

请参阅图2，图2为图1所示的可控制振荡器140所接收的控制信号VCTR的波形图。在先进的半导体制程中，使用标准制程实现的薄栅极氧化层电容在正常操作下会产生严重的漏电流，故造成检测电路110于检测参考信号CLK_ref与反馈信号CLK_div的相位关系的两次操作的时间间隔中(例如参考信号CLK_ref的一个周期T_ref的时间)，滤波电路130所输出的控制信号VCTR会因为漏电流的缘故而产生变动，因而影响锁相回路电路100所输出的振荡信号CLK_VCO。

除此之外，已知电荷泵(如电荷泵120)操作在低供应电压之下，其线性度的表现并不理想，同时可控制振荡器(例如压控振荡器)其亦可能由于有限的电压范围而使得输入电压范围越来越狭隘。对于可控制振荡器而言，在所需要的振荡频率范围不变的前提下，倘若减少输入电压范围将使得可控制振荡器的增益(gain)需随之增加。也就是说，不论是电荷泵的线性度不佳(以及动态范围狭隘)，抑或可控制振荡器其本身过大的增益值，皆会导致锁相回路电路所产生的输出频率的抖动特性不佳，因此如何提升锁相回路电路的输出频率的抖动特性便成为集成电路设计者的一项重要课题。

发明内容