[发明专利]移位寄存器及其控制方法

说明书

技术领域

本发明涉及一种移位寄存器，特别涉及一种移位寄存器的控制方法，用以补偿电压偏移。

背景技术

目前的液晶显示面板设计中，以栅极驱动器与源极驱动器来产生扫描信号及数据信号。为了降低成本，则在玻璃基板上设置电路功效与栅极驱动器相同的移位寄存器。但由于移位寄存器多是采用非晶硅薄膜工艺的技术，因此，在显示面板点亮之后，因为晶体管受应力(stress)影响而导致面板显示发生异常。

图1表示已知移位寄存器的移位寄存单元。图2表示已知移位寄存单元的信号时序图。参阅图1及图2，移位寄存单元1受控于互为反相的时钟脉冲信号CK及XCK，并耦接低电压源Vss。移位寄存单元1接收前一级的输出信号S_N-1及后一级的输出信号S_N+1，并产生输出信号S_N。于时间点P10，输出信号S_N-1被激活(activated)(即处于高电平)，且晶体管T10导通。节点N10的电压V_N10根据输出信号S_N-1而变为高电平，以导通晶体管T11及晶体管T12。此时，由于时钟脉冲信号CK处于低电平且晶体管T12导通，因此节点N11的电压V_N11为低电平以关闭晶体管T13。此外，高电平的时钟脉冲信号XCK则导通晶体管T15以使输出信号S_N不被激活(de-activate)(即处于低电平)。

于时间点P11，输出信号S_N-1不被激活，晶体管T10因此关闭。时钟脉冲信号CK变为高电平。在时间点P11至P12的期间内，高电平的时钟脉冲信号CK通过电容器C10及晶体管T13耦合至节点N10，使得节点N10的电压V_N10随着时钟脉冲信号CK的电平而变化至更高的电平，以导通晶体管T11及晶体管T12。电压源Vss通过导通的晶体管T12以使节点N11的电压V_N11处于低电平，而关闭晶体管T13。高电平的时钟脉冲信号CK则通过晶体管T11而传送至输出节点N12以作为输出信号S_N。换句话说，输出信号S_N被激活。电压源Vss的低电平电压通过晶体管T12传送至节点N11，使得电压V_N11仍处于低电平。此外，由于低电平的时钟脉冲信号XCK关闭晶体管T15且低电平的电压V_N11关闭晶体管T16，由此可维持输出信号S_N的激活状态。

于时间点P12，时钟脉冲信号CK变为低电平，且输出信号S_N+1被激活以导通晶体管T14。节点N10的电压V_N10根据低电压源Vss而逐渐下降，以关闭晶体管T11及晶体管T12。此时，高电平的时钟脉冲信号XCK导通晶体管T15，使得低电压源Vss的电压提供至输出节点N12以作为输出信号S_N。换句话说，输出信号S_N变为不被激活的状态。

于时间点P13，时钟脉冲信号CK变为高电平，使得节点N11的电压V_N11变为高电平，以导通晶体管T13。因此，节点N10的电压V_N10维持在低电平。此外，高电平的电压V_N11导通晶体管T16，以使输出信号S_N维持在不被激活的状态。于时间点P13之后，移位寄存单元1则依据时钟脉冲信号CK及XCK而运作。节点N11的电压V_N11在高电平与低电平间切换。

假设时钟脉冲信号CK的高电平为15V，低电平为-9V，且电压源Vss提供的电压为-7V。当时钟脉冲信号CK处于高电平以导通晶体管T13时，晶体管T13的栅极与源极的电压差为22V。当晶体管T13的栅-源电压(Vgs)长时间处于此正偏压应力时，晶体管T13的临界电压发生偏移，使得电压V_N10及电压V_N11异常，如图2的点状线所示。同样地，晶体管T11、T12、T14、T15、T16的栅-源电压也有因为长时间处于此正偏压应力而产生的临界电压偏移的问题。当移位寄存单元1的晶体管的临界电压发生偏移时，移位寄存单元1则无法正常运作，进而导致输出不正确的输出信号S_N。

发明内容