[发明专利]半导体外延衬底、化合物半导体器件及其制造方法

权利要求书

1.一种半导体外延衬底，包括：

单晶衬底；

AlN层，在所述单晶衬底上外延生长；以及

氮化物半导体层，在所述AlN层上外延生长，

其中，所述AlN层和所述氮化物半导体层之间的界面的粗糙度比所述单晶衬底和所述AlN层之间的界面的粗糙度大。

2.根据权利要求1所述的半导体外延衬底，其中，所述AlN层的上表面的斜度Rsk是正值。

3.根据权利要求2所述的半导体外延衬底，进一步包括：

氮化物半导体的第一器件层，在所述氮化物半导体层上外延生长；以及

氮化物半导体的第二器件层，在所述第一器件层上外延生长。

4.根据权利要求3所述的半导体外延衬底，其中所述第一器件层是沟道层，所述第二器件层是载流子供应层，以及所述氮化物半导体层的电阻系数比所述第一器件层的电阻系数高。

5.根据权利要求4所述的半导体外延衬底，其中所述单晶衬底是SiC。

6.根据权利要求5所述的半导体外延衬底，其中所述氮化物半导体层是厚度在10nm至200nm范围内的Al_xGa_1-xN层，其中0.0＜x≤0.1。

7.根据权利要求5所述的半导体外延衬底，其中所述氮化物半导体层是厚度在10nm至200nm范围内的GaN层，所述GaN层掺杂有浓度在1×10¹⁷cm^-3至1×10¹⁹cm^-3范围内的Fe。

8.一种化合物半导体器件，包括：

单晶衬底；

AlN层，形成在所述单晶衬底上；

氮化物半导体的缓冲层，形成在所述AlN层上；

氮化物半导体的沟道层，形成在所述缓冲层上；

化合物半导体的载流子供应层，形成在所述沟道层之上；以及

源电极、漏电极和栅电极，形成在所述载流子供应层之上，

其中，所述AlN层和所述缓冲层之间的界面的粗糙度比所述单晶衬底和所述AlN层之间的界面的粗糙度大。

9.根据权利要求8所述的化合物半导体器件，其中所述AlN层的上表面的斜度是正值。

10.根据权利要求9所述的化合物半导体器件，其中所述氮化物半导体的缓冲层的电阻系数比所述氮化物半导体的沟道层的电阻系数高。

11.根据权利要求10所述的化合物半导体器件，其中所述单晶衬底是SiC。

12.根据权利要求11所述的化合物半导体器件，其中所述氮化物半导体的缓冲层是厚度在10nm至200nm范围内的Al_xGa_1-xN层，其中0.0＜x≤0.1。

13.根据权利要求11所述的化合物半导体器件，其中所述氮化物半导体的缓冲层是厚度在10nm至200nm范围内的GaN层，所述GaN层掺杂有浓度在1×10¹⁷cm^-3至1×10¹⁹cm^-3范围内的Fe。

14.一种半导体外延衬底的制造方法，包括：

在单晶衬底上外延生长AlN层；以及

在所述AlN层上外延生长氮化物半导体层，

其中，将所述AlN层的生长条件设定为：所述AlN层和所述氮化物半导体层之间的界面的粗糙度比所述单晶衬底和所述AlN层之间的界面的粗糙度大。

15.根据权利要求14所述的半导体外延衬底的制造方法，其中，所述AlN层的生长条件包括：生长温度为1100℃至1200℃，以及V/III的比例大于500。

16.根据权利要求15所述的半导体外延衬底的制造方法，其中，所述氮化物半导体层是厚度在10nm至200nm范围内的Al_xGa_1-xN层，其中0.0＜x≤0.1；或所述氮化物半导体层是厚度在10nm至200nm范围内的GaN层，所述GaN层掺杂有浓度在1×10¹⁷cm^-3至1×10¹⁹cm^-3范围内的Fe。