[发明专利]不通过打线即达成电性连接的芯片封装结构及其制作方法

权利要求书

1.一种不通过打线即达成电性连接的芯片封装结构，其特征在于，包括：

封装单元，其具有至少一个容置槽及一位于上述至少一容置槽内的内表面；

至少一个半导体芯片，其容置于该至少一个容置槽内，并且该至少一个半导体芯片的上表面具有多个导电焊盘，上述至少一半导体芯片的底面及侧边接触该封装单元的内表面；

第一绝缘单元，其具有至少一个形成于所述多个导电焊盘之间的第一绝缘层，以使得所述多个导电焊盘彼此绝缘；

第一导电单元，其具有多个成形于该至少一个第一绝缘层上的第一导电层，并且每一个第一导电层的一端电性连接于相对应的导电焊盘，每一个第一导电层的一侧边外露出来；

第二绝缘单元，其具有至少一个形成于所述多个第一导电层之间的第二绝缘层，以使得所述多个第一导电层彼此绝缘；以及

第二导电单元，其具有多个成形于所述多个第一导电层的另一相反端上的第二导电层，每一个第二导电层的上表面外露出来，每一个第二导电层的上表面与上述至少一第二绝缘层的上表面切齐。

2.如权利要求1所述的不通过打线即达成电性连接的芯片封装结构，其特征在于：该至少一个半导体芯片为发光二极管芯片，该封装单元为荧光材料或透明材料，并且所述多个导电焊盘分成正极焊盘及负极焊盘，此外该发光二极管芯片具有设置于所述多个导电焊盘的相反端的发光表面。

3.如权利要求1所述的不通过打线即达成电性连接的芯片封装结构，其特征在于：该至少一个半导体芯片为光感测芯片，该封装单元为透明材料或透光材料，并且所述多个导电焊盘至少分成电极焊盘组及信号焊盘组。

4.如权利要求1所述的不通过打线即达成电性连接的芯片封装结构，其特征在于：该至少一个半导体芯片为集成电路芯片，该封装单元为不透光材料，并且所述多个导电焊盘至少分成电极焊盘组及信号焊盘组。

5.如权利要求1所述的不通过打线即达成电性连接的芯片封装结构，其特征在于：该第一绝缘层形成于该封装单元及该至少一个半导体芯片上。

6.如权利要求1所述的不通过打线即达成电性连接的芯片封装结构，其特征在于：该第二绝缘单元覆盖于所述多个导电层上。

7.一种不通过打线即达成电性连接的芯片封装结构的制作方法，其特征在于，包括下列步骤：

将至少两个半导体芯片设置于附着性高分子材料上，其中每一个半导体芯片具有多个导电焊盘，并且所述多个导电焊盘面向该附着性高分子材料；

将封装单元覆盖于上述至少两个半导体芯片上，以将上述至少两颗半导体芯片无间隙地密封于该封装单元内，其中每一个半导体芯片的底面及侧边接触该封装单元的内表面；

将该封装单元反转并且除去该附着性高分子材料，以使得所述多个导电焊盘外露并朝上；

形成至少一个第一绝缘层于所述多个导电焊盘之间，以使得所述多个导电焊盘彼此绝缘；

形成多个第一导电层于该至少一个第一绝缘层上并电性连接于所述多个导电焊盘；

分别形成多个第二绝缘层于所述多个第一导电层之间；

分别形成多个第二导电层于所述多个第一导电层上，以电性连接于所述多个导电焊盘，其中每一个第二导电层的上表面与每一个第二绝缘层的上表面切齐；以及

进行切割，以形成至少两个单个的半导体芯片封装结构。

8.如权利要求7所述的不通过打线即达成电性连接的芯片封装结构的制作方法，其特征在于：每一个半导体芯片为发光二极管芯片，该封装单元为荧光材料或透明材料，并且所述多个导电焊盘分成正极焊盘及负极焊盘，此外该发光二极管芯片具有设置于所述多个导电焊盘的相反端的发光表面。

9.如权利要求7所述的不通过打线即达成电性连接的芯片封装结构的制作方法，其特征在于：每一个半导体芯片为光感测芯片，该封装单元为透明材料或透光材料，并且所述多个导电焊盘至少分成电极焊盘组及信号焊盘组。

10.如权利要求7所述的不通过打线即达成电性连接的芯片封装结构的制作方法，其特征在于：每一个半导体芯片为集成电路芯片，该封装单元为不透光材料，并且所述多个导电焊盘至少分成电极焊盘组及信号焊盘组。