[发明专利]非易失性存储器件及其制造方法

说明书

相关申请的交叉参考

本申请具有2007年3月27日提交韩国知识产权局的韩国专利申请No.10-2007-0030047的优先权，其全部公开内容因而以参考的形式融入到本申请中。

背景技术

本发明涉及半导体器件，并且更为具体地说，涉及存储并读取数据的非易失性存储器件及其制造方法。

近年来，大容量可移动电子器件，例如，数码相机，MP3播放器等，已经吸引了相当大量的兴趣投入。这些电子器件可以得益于具有小的尺寸和大的容量。电子器件的小型化和高容量可以得益于这些电子器件中所使用的非易失性存储器件的高集成和/或高容量。

然而，通过形成高集成模式的非易失性存储器件的集成程度可以会受限于工艺技术。此外，随着现有平面型非易失性存储器件的集成程度的增加，现有平面型非易失性存储器件的性能会因短沟道效应而劣化。进而，在相邻存储单元之间可以会发生交叉耦合和信号干扰。因此，平面型非易失性存储器件的高集成度将降低此类器件的可靠性。

发明内容

本发明提供了一种可以实现高集成度以及高可靠性的非易失性存储器件。此类存储器器件的一些实施例可以包括多个第一半导体层和多个第二半导体层，该第一半导体层堆叠在衬底上，该第二半导体层分别插入到第一半导体层之间并且从每一个第一半导体层的一端凹陷，以便在第一半导体层之间限定多个第一沟槽。实施例可以包括：位于第一沟槽内部的第二半导体层表面上的多个第一存储节点；以及，在第一存储节点上形成的用以填充第一沟槽的多个第一控制栅电极。

在一些实施例中，第一半导体层具有第一传导类型，并且第二半导体层具有基本上与第一传导类型相对的第二传导类型。在一些实施例中，第一半导体层包括源区和/或漏区，并且第二半导体层包括沟道区。在一些实施例中，衬底包括第一材料，第一半导体层包括第一材料，并且第二半导体层被插入到衬底和第一半导体层之间。

在一些实施例中，第一控制栅电极延伸到第一半导体层的外部，并且在向上的方向上被弯曲设置在衬底上。一些实施例中提供了：将第一控制栅电极形成为具有基本上为“L”的形状。一些实施例包括层间电介质层，其插入在位于第一半导体层外部的第一控制栅电极的部分之间。在一些实施例中，第一存储节点进一步延伸到多个第一沟槽内部的第二半导体层表面上。

在一些实施例中，第一存储节点包括：多个第一隧道绝缘层、覆盖第一隧道绝缘层中相应的第一隧道绝缘层的多个第一电荷存储层、以及覆盖第一电荷存储层中相应的第一电荷存储层的多个第一阻挡绝缘层。一些实施例包括多个位线电极，该位线电极被构造成电气地连接到第一半导体层中相应的第一半导体层的最上部分。

在一些实施例中，第一半导体层和第二半导体层包括从Si(硅)外延层和SiGe(硅锗层)外延层中选择的不同层。在一些实施例中，第二半导体层进一步从每一个第一半导体层的另一端凹陷，以便在第一半导体层之间限定多个第二沟槽，其中第二沟槽被安置在第一沟槽的相对侧并且位于第一半导体层之间。在一些实施例中，第二半导体层的宽度小于第一半导体层的宽度。一些实施例包括：位于第二沟槽内部的第二半导体层表面上的多个第二存储节点、以及在第二存储节点上形成的用于填充第二沟槽的多个第二控制栅电极。

本发明的一些实施例包括制造非易失性存储器件的方法。这些方法的一些实施例包括：在衬底上交替地堆叠多个第一半导体层和多个第二半导体层，以及使第二半导体层从每一个第一半导体层的一端凹陷，以便在多个第一半导体层之间限定多个第一沟槽。一些实施例包括：在第一沟槽内部的第二半导体层表面上形成多个第一存储节点；以及，在第一存储节点上形成多个第一控制栅电极，用以填充第一沟槽。

在一些实施例中，第一半导体层具有第一传导类型，并且第二半导体层具有基本上与第一传导类型相对的第二传导类型。在一些实施例中，第一半导体层和第二半导体层包括从Si(硅)外延层和SiGe(硅锗)外延层中选择的不同层。

一些实施例包括：在堆叠第一半导体层和第二半导体层之后，使第二半导体层从第一半导体层的其他端进一步凹陷，以便在第一半导体层之间限定位于第一沟槽的基本上相对侧的多个第二沟槽。在一些实施例中，同时执行使第二半导体层凹陷以限定第一沟槽和进一步使第二半导体层凹陷以限定第二沟槽。在一些实施例中，使用各向同性蚀刻来使第一半导体层凹陷以限定第一沟槽和进一步使第二半导体层凹陷以限定第二沟槽。一些实施例包括：在位于第二沟槽内部的第二半导体层表面上形成多个第二存储节点；以及，在第二存储节点上形成多个第二控制栅电极，用以填充第二沟槽。