[发明专利]半导体集成电路封装及封装半导体集成电路的方法

说明书

技术领域

本发明涉及半导体集成电路(IC)，特别涉及半导体集成电路封装以及封装半导体集成电路的方法。 

背景技术

当前，通常采用引线框架向半导体芯片提供电互连。也就是说，将芯片附接到引线框架的管芯焊盘上，接着，通常通过引线接合工艺用导线将半导体芯片上的焊盘电连接到引线框架的引脚上。然后，利用模塑料对由半导体芯片、引线框架和导线构成的集成电路进行封装。引脚的暴露区用于从外部向半导体芯片提供电互连。 

为了提供与其它器件优良的电连接，必须使引脚的一部分充分暴露。如果该引脚区域被模塑料覆盖、或者未被充分暴露、或者不易接触到，就会出现诸如引脚与印刷电路板(PCB)的可焊性问题。 

在集成电路封装的应用中也发现，由于在四方扁平无引脚(QFN)/大功率四方扁平无引脚(PQFN)封装中较低的引脚凸出(leadstand-off)，甚至没有引脚凸出，容易发生一些电路板级的问题，例如可焊性差，特别是容易发生引脚短路等现象。而增大引脚凸出(引脚相对于引脚周围的模塑料凸出的部分)将有助于解决上述问题。 

首先，参考图1A-1D描述传统模塑封装方法。 

图1A-1D以截面图的方式示出了当前采用单腔模具进行的模塑封装过程。 

图1A示出了已经安装了半导体芯片14并通过导线18完成了半导体芯片14与引脚20之间的互连的预先制备好的引线框架阵列的截面图。引线框架阵列中包含一个或多个引线框架10。为了便于绘制和说明，图1A中只示意性地示出了两个引线框架10，实际中并不限于 此。 

每个引线框架10具有引脚20和管芯焊盘16。在通过全蚀刻形成引线框架上的引脚20和管芯焊盘16之后，往往还从引线框架的背面15对引脚20和/或管芯焊盘16的边缘部分进行半蚀刻，形成半蚀刻部分12，以扩大引脚20和/或管芯焊盘16之间的间隙11在背面15上的尺寸。 

图1A-1D中只示出了引脚20和管芯焊盘16之间的间隙11，但是本领域技术人员应该明白，引脚20之间以及管芯焊盘16之间(如果在一个引线框架10上设置了多个管芯焊盘16)也会存在间隙11。 

在引线框架阵列的正面13(图1A中的上面)，将半导体芯片14分别附接到对应的管芯焊盘16上，并且通过导线18连接半导体芯片14上的焊盘和引线框架10的对应引脚20。 

在引线框架阵列的背面15上附接了胶带22，由此形成了如图1A所示的引线框架阵列结构，以便装入模具进行模塑封装。 

图1B示出了通过传统模塑封装方法对图1A所示引线框架阵列结构进行封装的过程。如图1B所示，当前采用的模具具有单个腔体27。在单腔模具中，将图1A所示的引线框架阵列结构正面13朝上(引线框架法线方向N向上)放置在模具的下部支撑台面28和上部模套24之间形成的腔体27中。向腔体27中注入模塑料流，直至模塑料26充满该腔体27，从而得到图1C所示结构。作为示例，模塑料可以是环氧树脂模塑料(EMC)。 

待模腔中的模塑料26固化后，将用模塑料封装后的引线框架阵列从模具中取出。然后去除胶带22，根据需要进行切割划片的工艺。 

图1D示出了图1C所示结构中的引脚20和管芯焊盘16之间的间隙11处的局部放大视图。如图1D所示，在采用传统方法封装后得到的半导体集成电路封装中，引脚20和管芯焊盘16与它们之间的间隙11中的模塑料26几乎在同一个高度上，形成一个几乎平坦的表面，即，没有产生引脚凸出。 

由于没有引脚凸出，引线框架的背面15是平坦的。当进行表面贴 装工艺时，不能为多余的焊膏提供顺利流出的通道，于是多余的焊膏在引脚20和/或管芯焊盘16之间的间隙11中延伸。结果，相邻引脚20和/或管芯焊盘16之间因焊膏延伸而短路的可能性增大。 

已经考虑了一些方法来解决上述问题，例如加厚电镀方法、环氧树脂凸块方法等。但是这些方法带来了一些问题。 

在所谓加厚电镀方法中，在形成半导体集成电路封装之后，对其进行加厚电镀，模塑料部分不会被电镀，而只有引脚和管芯焊盘部分会被加厚电镀形成加厚电镀层，从而形成引脚凸出。然而该方法存在以下问题：较长的电镀时间导致电镀工艺中的单位时间内的产量非常低；加厚电镀工艺难以控制；在切割划片工艺中，因加厚电镀层的存在而导致难以使用设置在引线框架背面上的校准点进行对准；此外，还存在较高的金属须生长的风险。另外，通过加厚电镀方法所能得到的引脚凸出的高度也不大。