[发明专利]晶片封装体

说明书

技术领域

本发明是有关于一种晶片封装体，且特别是有关于一种可改善内部的粘着材料的溢胶现象而衍生的问题的晶片封装体。

背景技术

在半导体产业中，集成电路(integrated circuits，IC)的生产主要可分为三个阶段：集成电路的设计(IC design)、集成电路的制作(IC process)及集成电路的封装(IC package)。

在集成电路的封装中，裸晶片是先经由晶圆(wafer)制作、电路设计、光掩模制作以及切割晶圆等步骤而完成，而每一颗由晶圆切割所形成的裸晶片，经由裸晶片上的焊垫(bonding pad)与封装基材(substrate)电性连接，再以封装胶体(molding compound)将裸晶片加以包覆，以构成一晶片封装(chip package)结构。封装的目的在于，防止裸晶片受到外界温度、湿气的影响以及杂尘污染，并提供裸晶片与外部电路之间电性连接的媒介。

请参考图1，其绘示现有的一种晶片封装体的剖面示意图。现有晶片封装体100包括一晶片110、一导线架(lead frame)120、导电接合材料130与一封装胶体140。其中，导线架120具有一晶片座(die pad)122与多个引脚(lead)124。晶片110则是通过导电接合材料130配置于晶片座122上，并通过多条导线152而电性连接至引脚124。封装胶体140则包覆晶片110、导线152、晶片座122与各个引脚124的一部分。另外，现有晶片封装体100还包括多条接地导线154，其可电性连接晶片110与晶片座122。

然而，现有晶片封装体的导电接合材料会有溢胶现象，而造成晶片封装体的不正常电性连接以及可靠度降低等问题。一般而言，在实际进行晶片粘晶(diebond)的制程时，导电接合材料130容易产生溢胶而污染晶片座上的接地导线154(如图1所示)。而且，导电接合材料也容易因制程中的受压与受热，使得其中的导电粒子接触接地导线，而使其电性相连。

由上述可知，现有晶片封装结构100实有改进的必要性。

发明内容

有鉴于此，本发明的目的就是在提供一种晶片封装体，能够避免因晶片与晶片座之间的粘着材料的溢胶现象而造成不正常电性连接，且可提高封装体的可靠度。

为了达到上述目的，本发明提出一种晶片封装体，包括：晶片座、多个引脚、晶片、粘着层以及封装胶体。其中，晶片座具有一顶面以及相对应的一底面，而顶面上配置有一止挡部，且这些引脚环绕晶片座配置。晶片配置在止挡部所环绕的晶片座的顶面上，且与这些引脚电性连接。而且，止挡部的一顶面高于其所环绕的晶片座的顶面。另外，粘着层配置在晶片与晶片座之间。封装胶体包覆晶片、部分引脚与晶片座。

依照本发明的实施例所述的晶片封装体，上述的止挡部例如是一环形止挡部、多个子止挡部，或者是离散配置的多个条形子止挡部和多个L形子止挡部。

依照本发明的实施例所述的晶片封装体，上述的晶片座还包括具有一沟槽，且此沟槽位于晶片座的顶面。

依照本发明的实施例所述的晶片封装体，上述的晶片座的底面具有一第一开口及/或邻近晶片座的至少一引脚的一端具有一第二开口。

依照本发明的实施例所述的晶片封装体，还包括多条第一导线，其分别连接晶片与这些引脚的一端，另外还还可包括多条第二导线，其分别连接晶片与晶片座。

依照本发明的实施例所述的晶片封装体，上述的粘着层为一导电胶，而导电胶例如是银胶。

依照本发明的实施例所述的晶片封装体，上述的封装胶体的材料为高分子。

依照本发明的实施例所述的晶片封装体，上述的止挡部是由蚀刻而和晶片座一体成型，其材料与晶片座的材料相同。另外，上述的止挡部还可是由电镀方式形成，其材料为金属。上述的止挡部也可是由涂胶方式形成，其材料为高分子材料。

本发明是通过在晶片座上配置止挡部，以避免粘着层因溢胶现象而与接地导线接触，进而避免发生不正常的电性连接以提高封装体的可靠度。另外，本发明的晶片座上还可进一步具有沟槽，以更好地有助于避免因粘着层的溢胶现象而发生不正常的电性连接。此外，在晶片座的底面及/或邻近晶片座的至少一引脚的一端还可具有开口，以增加与封装胶体接触的面积，使得引脚与晶片座不易造成脱落或移位等问题。

附图说明

为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：

图1所绘示为现有的一种晶片封装体的剖面示意图。