[发明专利]改善蚀刻率均匀性的技术

说明书

本申请是申请号为00809793.3申请的分案申请。

发明领域

本发明涉及半导体集成电路的制造，更具体而言，本发明涉及等离子体处理系统中离子—辅助蚀刻处理的改进方法和装置。

相关领域描述

在半导体衬底的器件，例如，集成电路或平板显示器的制造中可以将材料层选择性地沉积到衬底表面或从衬底表面蚀刻。在本领域内众所周知，沉积层的蚀刻可以用多种技术，包括等离子体—增强蚀刻来完成。在等离子体—增强蚀刻中，实际的蚀刻典型地发生在等离子体处理系统中的等离子体处理室内。为了在衬底表面形成所希望的图形，典型的是采用一种合适的掩模层(例如，光致抗蚀剂掩模层)。然后由合适的蚀刻剂源气体，或气体混合物产生一种等离子气体，并将它用到未被掩模层保护的蚀刻区，从而留下所希望的图形。

为便于讨论，图1A描画了一种简化的等离子体处理装置100，它适合于半导体衬底器件的制造。该简化的等离子体处理装置100包括有静电夹盘(ESC)104的晶片处理室102。夹盘104作为电极，并在制造期间支撑晶片(即衬底)106。边环108与夹盘104的边接界。在蚀刻处理中，晶片处理室102内的一组参数受到严格地控制以获得高容差的蚀刻结果。影响蚀刻结果的处理参数可包括气体成分，等离子体的激励，以及等离子体在晶片106上方的分布等。因为蚀刻的容差(和最后获得的半导体衬底器件的性能)对这种处理参数高度敏感，所以要求准确地加以控制。

晶片106的表面是通过释放到晶片处理室102内的合适的蚀刻剂源气体蚀刻的。可以通过喷头将蚀刻剂源气体释放。也可以用其他机制，如经由配置在室内的气体环或经由埋入晶片处理室102壁内的喷口，将蚀刻剂源气体释放。在离子—辅助蚀刻处理中，供给喷头的射频(RF)功率将蚀刻剂源气体点火，在蚀刻处理期间在晶片106的上方形成等离子云(“等离子体”)。应该注意，也可以使用其他的等离子体激励方法。例如，施加微波能量，使用感应线圈，引入由天线激励的电磁波，或者将电容耦合至喷头都可以使等离子体激活。在离子—辅助蚀刻处理中，典型地是用射频功率源(未示出)将夹盘104进行射频驱动。

在一种离子辅助蚀刻处理中，其局部蚀刻率由离子浓度所控制。离子辅助蚀刻处理典型地被用于氧化物蚀刻和多晶硅蚀刻。换言之，离子驱动/辅助蚀刻处理通常指的是这种蚀刻处理，在这种处理中，蚀刻主要是由被加速的等离子体离子(离子)和晶片(衬底)的物理反应而变得容易。离子辅助蚀刻的应用包括，例如，溅镀，反应性离子蚀刻(RIE)，化学溅镀，化学辅助的物理溅镀，和物理辅助的化学溅镀。

对于离子辅助蚀刻，将RF功率加到夹盘104(以及喷头110)上将在晶片106上方形成电场和电场本身的壳层。该电场与之伴生的壳层112促使离子向晶片106顶表面加速。理想地，被加速的离子在蚀刻处理期间以基本上垂直于晶片106表面的角度(即基本上是正交或大约90°角)碰撞。碰撞晶片106的这种加速离子有利于“物理”蚀刻晶片106。

边环108是一种电性上漂游(即不受RF驱动)的绝缘体材料。边环108用于屏蔽夹盘104的边不受来自如蚀刻处理期间的离子轰击。边环108可以帮助将离子聚焦轰击晶片106。如图1A所示，夹盘104可以由边环108的内表面114包围。该内表面114也处于晶片106的外边之内。

边环108的外表面116超出晶片106的外边。边环108的内表面114的上部分不仅与夹盘104，同时也与晶片106相邻。通常，边环108的顶表面118低于晶片106的顶表面或与它处于同一水平。

与使用常规等离子体处理装置的离子辅助蚀刻处理相连系的一个主要问题是晶片106表面的蚀刻率不均匀。尤其是，接近晶片边缘部位的蚀刻率明显高于靠近晶片中心的各点的蚀刻率。图1B所示为蚀刻处理后晶片106的截面图，可见晶片106周边部分的蚀刻深度大于晶片106的中间部分的蚀刻深度。

这种非均匀蚀刻率主要归究于晶片106表面上方的壳层112的非均匀厚度。如图1A中所示，晶片106的中间部分的壳层112的厚度(或壳层边界的等离子气体的密度)明显大于该晶片106周边部分的壳层112的厚度(密度)。即是说，在边环108上方电性漂游区的邻近其壳层在晶片106的周边“弯曲”。围绕晶片106周边的这种壳层弯曲在离子辅助蚀刻处理期间使相对更多的离子撞击晶片106的周边附近。周边附近较高的碰撞率导致晶片周边附近相对较高的蚀刻率(见图1B)。