[发明专利]具有内建封装腔室之影像传感器模块及其方法

说明书

【技术领域】

本发明系有关一影像传感器之结构，特别是关于一种具有内建封装腔室之影像传感器模块及其方法。

【背景技术】

数字摄影机系朝向家庭设备发展。基于半导体技术的快速发展，影像传感器被广泛应用于数字相机或数字摄影机中。消费者之需求逐渐朝着轻量、多功能及高分辨率迈进。为了符合消费者之需求，制造相机与摄影机之技术层面系一直改良。CCD或CMOS芯片系相机或摄影机用以捕捉影像之热门装置，其系藉由导电黏着剂(conductive adhesive)而完成晶粒黏贴(die bonded)。一般而言，一CCD或CMOS之电极垫(electrode pad)系藉由金属线而完成打线接合(wire-bonded)。打线接合的方式限制了传感器模块的尺寸。上述装置系由传统树脂封装方法(resin packaging method)所形成。

一常用的影像传感器装置系于其晶圆基材表面上形成一光电二极管之数组列。形成上述数组之方法系为熟悉此技艺者所熟知。一般来说，晶圆基材系设置于一平坦的支撑结构之上并电性连接至复数个电性接点(electrical contacts)。上述基材系藉由电线而电性连接至支撑结构之连接垫(bonding pads)上。之后，此结构系封装于一可传导光线的表面之中，让光线照射于光电二极管数组之上。为了制造出一具有较少扭曲偏差(distortion)以及较少色差(chromatic aberration)之平坦影像，需要数个透镜布置成一平坦的光学平面(optical plane)。这将需要许多昂贵的光学组件(opticalelements)。

另外，在半导体装置的领域中，组件的密度系不断的增加且组件的尺寸则持续缩小。为了符合上述的情形，高密度装置的封装技术或连结技术的需求也持续增长。

一般来说，在覆晶连接方法(flip chip attachment method)中，焊锡凸块(solder bump)之数组系形成于晶粒之表面上。焊锡凸块之排列可利用一焊锡混合材料(solder composite material)透过一锡球罩幕(solder mask)来形成一由焊锡凸块所排列成的图案。芯片封装之功能包含电源分配(power distribution)、讯号分配(signaldistribution)、散热(heat dissipation)、保护及支撑等。由于半导体结构趋向复杂化，而一般传统技术，例如导线架封装(lead framepackage)、软性封装(flex package)、刚性封装(rigid package)技术，已无法达成于晶粒上产生具有高密度组件之小型晶粒之需求。由于一般封装技术必须先将晶圆上之晶粒分割为个别晶粒，再将晶粒分别封装，因此上述技术之制程十分费时。因为晶粒封装技术与集成电路之发展有密切关联，因此当电子组件之尺寸要求越来越高时，封装技术之要求也越来越高。基于上述之理由，现今之封装技术已逐渐趋向采用球门阵列封装(ball grid array，BGA)、覆晶球门阵列封装(flip chip ball grid array，FC-BGA)、芯片尺寸封装(chip size package，CSP)、晶圆级封装(Wafer Level Package，WLP)之技术。应可理解「晶圆级封装」指晶圆上所有封装及交互连接结构，如同其它制程步骤，系于切割(singulation)为个别晶粒之前进行。一般而言，在完成所有配装制程(assembling processes)或封装制程(packaging processes)之后，将个别的半导体封装自具有复数个半导体晶粒之晶圆上分离。上述晶圆级封装具有极小之尺寸及良好之电性。

晶圆级封装技术系为进阶之封装技术，其中晶粒系于晶圆上制造及测试，并且进行分割(dicing)成为个别晶粒(singulated)，以利于在表面黏着线(surface-mount line)内组装。由于晶圆级封装技术系利用整个晶圆为主体，而非利用单一芯片(chip)或晶粒(die)，因此进行分割制程之前，须先完成封装与测试。再者，晶圆级封装系为进阶技术，因此可忽略导线连接、晶粒配置及底部填充等制程。利用晶圆级封装技术，可降低成本及制造时间，并且晶圆级封装之最终结构可与晶粒相当，因此上述技术可符合将电子组件微型化(miniaturization)之需求。

因此，本发明提供一种可以缩减封装尺寸以及降低成本之影像传感器模块。

【发明内容】