[发明专利]快闪式内存及操作一快闪式内存的方法

说明书

技术领域

本发明是关于一种操作一快闪式内存的方法。更具体而言，本发明是关于 一种操作一具有一快取区及多个不同区块的快闪式内存的方法。

背景技术

在世界各地所广泛使用的快闪式内存配备有一控制器及缓冲区。通常，在 存取快闪式内存时，控制器将数据从主机预先加载缓冲区中。然后，控制器将 预先加载的数据通过一快取区写入至快闪式内存的各区块。因此，缓冲区容量 不能小于单一区块。

随着半导体技术的发展，区块容量随之增大，且快闪式内存的密度亦在增 大。为确保顺利进行数据传输，区块容量的增大使得亦必需增大缓冲区的容量。 然而，使用愈大的缓冲区即意味着控制器的制造成本愈高。

因此，在不增大缓冲区容量的情况下使数据传输顺利进行甚为重要。

发明内容

本发明的主要目的是提供一种操作一快闪式内存的方法。该快闪式内存包 含一快取区，该快取区用以于数据传输期间在将数据储存于快闪式内存中之前 从主机预先加载该数据。

借由使用快取区，该快闪式内存的控制器可不再使用缓冲区，或者可使用 一小于快闪式内存单一区块的缓冲区。由此使数据传输保持顺利进行。为达成 该目的，将该内存的各区块划分成不同的数据传输类别。

在参阅图式及随后描述的实施方式后，此技术领域具有通常知识者便可了 解本发明的其它目的，以及本发明的技术手段及实施态样。

附图说明

图1为本发明的一较佳实施例；

图2a-2c为该较佳实施例的操作的例示图；

图3为图1所示较佳实施例的操作的一流程图；

图4为本发明的另一较佳实施例；以及

图5为图4所示较佳实施例的操作的一流程图。

主要组件符号说明：

1：快闪式内存         2：快闪式内存

11：控制器            12：区块储存区

13：快取区            21：控制器

22：区块储存区        23：快取区

101：数据             102：数据

120：区块             121：第二区域

122：第一区域         123：第三区域

201：数据             211：缓冲区

221：第二区域         222：第一区域

223：第三区域

具体实施方式

在下文说明中，将参照实施例来说明本发明，其是关于一种操作一快闪式 内存的方法以及一种用于以新颖方式储存数据的快闪式内存。然而，本发明的 实施例并非用以将本发明限定至任何特定的环境、应用或实施方式。因此，下 文对实施例的说明仅是出于阐释而非限定目的。需说明者，在以下实施例及图 式中，与本发明非直接相关的组件已省略而未显示。

图1是显示本发明的较佳实施例，其为一快闪式内存1，包含一控制器11、 一区块储存区12、以及一快取区13。区块储存区12包含多个区块，例如图1 中所示的区块120。各该区块的容量适可分为多个分页，其中各该分页包含多 个区段。在该较佳实施例中，一个分页包含八个区段。更具体而言，对于多级 储存(multi-level-cell；MLC)快闪式内存，一个区块包含128个分页。

区块储存区12是用以储存来自主机的数据，耦合至区块储存区12及控制 器11的快取区13则用以预先加载该数据。耦合至快取区13的控制器11是用 以判断该数据的容量是否满足一预定规则，以产生一判断结果并根据该判断结 果而将该数据置入该快取区。该预定规则及该判断结果的详情将于下文予以说 明。

在写入周期期间，快闪式内存1从主机(例如一PC)接收数据101，同时 控制器11通过快取区13将数据101置入区块储存区12。由于控制器11每次 仅将一个分页写入区块储存区12中，因而快取区13中被置入区块储存区12 中的预先加载的数据101等于一个分页。在这种情形中，一个分页可保持4K 字节的数据。