[发明专利]多沟道半导体集成电路

说明书

技术领域

本发明涉及一种半导体集成电路。特别涉及用以驱动等离子显示器等电容性负载的多沟道半导体集成电路。

背景技术

作为现有技术中的高耐压驱动电路，由P沟道MOS晶体管和N沟道MOS晶体管构成的半桥电路已为人所知(参考例如专利文献1中的图5)。

图6是现有的驱动电路的电路结构图，经常被用作等离子显示面板(PDP)装置的扫描驱动电路。

图6中，高耐压驱动器19包括：由高侧晶体管(high side transistor)11和低侧晶体管(low side transistor)12构成的高耐压输出电路10以及驱动高侧晶体管11的电平位移电路9。补充说明一下，8是驱动电平位移电路9与低侧晶体管12的预驱动电路。4是高耐压的输出端，3是100V以上的高压电源端(VDDH)，2是5V左右的低压电源端(VDD)。

下面，参考图7对图6所示的高耐压驱动器19的工作情况进行说明。

图7是说明现有的高耐压驱动器19的工作情况的时序图。

图7中示出了以下信号与波形，即，从低耐压控制部输入到控制信号输入端5与6的输入信号IN与HIZ，根据输入信号IN与HIZ驱动电平位移电路9的预驱动器8的输出信号IN1、IN2，根据输入信号IN与HIZ驱动低侧晶体管12的预驱动器8的输出信号IN3，根据预驱动器8的输出信号IN1、IN2驱动高侧晶体管11的电平位移电路9的输出信号IN4，以及根据预驱动器8的输出信号IN3输出的高耐压输出端4的电压波形OUT。

首先，对控制信号输入端6的输入信号HIZ成为高电平(VDD)的情况进行说明。

在该情况下，“与”电路31成为它的输出是由控制信号输入端5的输入信号IN决定的状态。在该状态下，若输入端5被输入接地电位，亦即，输入信号IN成为低电平(GND)，则“与”电路31的输出成为低电平，反相器32的输出信号IN1成为高电平(VDD)，输出信号IN2成为低电平(GND)。结果是，构成电平位移电路9的N沟道MOS晶体管15导通，P沟道MOS晶体管14导通。同样，N沟道MOS晶体管16截止，P沟道MOS晶体管13截止。于是，输出信号IN4输出高电平(VDDH)。因此，高侧晶体管11截止，“与”电路33的输出信号IN3输出高电平(VDD)。最终结果是，低侧晶体管12导通，高耐压输出端4成为低电平(GND)。

相反，若高电平的信号被输入控制信号输入端5，亦即，输入信号IN成为高电平(VDD)，则构成电平位移电路9的N沟道MOS晶体管15截止，P沟道MOS晶体管14截止，同样，N沟道MOS晶体管16导通，P沟道MOS晶体管13导通。于是，输出信号IN4输出低电平(GND)。因此，高侧晶体管11导通，输出信号IN3输出低电平(GND)。最终结果是，低侧晶体管12截止，高耐压输出端4成为高电平(VDDH)。

接下来，对控制信号输入端6的输入信号HIZ成为低电平(GND)的情况进行说明。

在该情况下，“与”电路31、33的输出成为低电平(GND)，反相器32的输出成为高电平。因此，高侧晶体管11截止，低侧晶体管12也截止，高耐压输出端成为高阻抗状态。

《专利文献1》日本公开特许公报特开2006-94301(图5)。

发明内容

—发明要解决的问题—

根据多沟道半导体集成电路中的上述现有的高耐压驱动器，当高耐压输出端因为某一外部原因而短路时，虽然也会因为器件对过电流的承受能力与短路时间的不同而不同，但还是有会导致器件损害的可能性。这是一个问题。

另一个问题就是，在将一般的低耐压电路中所使用的短路保护电路应用到高耐压的多沟道驱动电路的情况下，会导致芯片面积的大幅度增大。

本发明正是为解决上述问题而研究开发出来的，其目的在于：提供一种输出电路，该输出电路能够保护高耐压输出端不短路，从而能够防止器件被损坏。

—用以解决技术问题的技术方案—

为达成上述目的，本发明的第一方面所涉及的半导体集成电路是一输出电路，其包括：与第一基准电位连接的高侧晶体管、与第二基准电位连接的低侧晶体管、驱动高侧晶体管的电平位移电路以及驱动低侧晶体管的预驱动电路，且以高侧晶体管与低侧晶体管的连接点作为输出端。电平位移电路，具有栅极被预驱动电路驱动的第一及第二N型金属氧化物半导体晶体管。该半导体集成电路还包括：阳极连接在未连接有高侧晶体管的栅极的第一或第二N型金属氧化物半导体晶体管的漏极上、阴极连接在输出端上的二极管。