[发明专利]半导体器件

权利要求书

1.一种半导体集成电路，包括：

多个单位单元的阵列；以及

围绕所述阵列的器件隔离，

其中在器件隔离附近的一个所述单位单元具有与设置为远离器件隔离的另一个所述单位单元中的另一个晶体管相比物理特性不同而电学特性实质上相同的晶体管。

2.根据权利要求1所述的半导体集成电路，其中所述物理特性是晶体管的栅极宽度和栅极长度之一。

3.根据权利要求1所述的半导体集成电路，其中所述单位单元包括触发电路。

4.根据权利要求1所述的半导体集成电路，其中所述单位单元包括SRAM单元。

5.根据权利要求1所述的半导体集成电路，其中阵列中的所述单位单元的每一个均响应于相应的控制信号而电激活。

6.根据权利要求1所述的半导体集成电路，其中所述一个晶体管是N型MOS晶体管，并且所述另一个晶体管是另一个N型MOS晶体管，所述一个晶体管和另一个晶体管在相应单位单元中具有相应的功能，所述一个晶体管具有比所述另一个N型MOS晶体管更宽的沟道宽度。

7.根据权利要求1所述的半导体集成电路，其中所述一个晶体管是N型MOS晶体管以及所述另一个晶体管是另一个N型MOS晶体管，所述一个晶体管和另一个晶体管在相应单位单元中具有相应的功能，所述一个晶体管具有比所述另一个N型MOS晶体管更短的沟道长度。

8.根据权利要求1所述的半导体集成电路，其中所述一个晶体管是P型MOS晶体管，并且所述另一个晶体管是另一个P型MOS晶体管，所述一个晶体管和另一个晶体管在相应单位单元中的具有相应的功能，所述一个晶体管具有比所述另一个P型MOS晶体管更窄的沟道宽度。

9.根据权利要求1所述的半导体集成电路，其中所述一个晶体管是P型MOS晶体管，并且所述另一个晶体管是另一个P型MOS晶体管，所述一个晶体管和另一个晶体管在相应单位单元中具有相应的功能，所述一个晶体管具有比所述另一个P型MOS晶体管更长的沟道长度。

10.根据权利要求6所述的半导体集成电路，其中所述一个单位单元位于器件隔离附近并且远离器件隔离的角落，其中所述电路还包括另一个单位单元，所述另一个单位单元位于所述角落附近并且还具有另一个晶体管，其中所述N型MOS晶体管具有比所述一个晶体管更宽的沟道宽度。

11.根据权利要求7所述的半导体集成电路，其中所述一个单位单元位于器件隔离附近并且远离器件隔离的角落，其中所述电路还包括另一个单位单元，所述另一个单位单元位于所述角落附近并且还具有另一个晶体管，其中所述N型MOS晶体管具有比所述一个晶体管更短的沟道长度。

12.根据权利要求8所述的半导体集成电路，其中所述一个单位单元位于器件隔离附近并且远离器件隔离的角落，其中所述电路还包括另一个单位单元，所述另一个单位单元位于所述角落附近并且还具有另一个晶体管，其中所述P型MOS晶体管具有比所述一个晶体管更窄的沟道宽度。

13.根据权利要求9所述的半导体集成电路，其中所述一个单位单元位于器件隔离附近并且远离器件隔离的角落，其中所述电路还包括另一个单位单元，所述另一个单位单元位于所述角落附近并且还具有另一个晶体管，其中所述P型MOS晶体管具有比所述一个晶体管更长的沟道长度。

14.一种半导体集成电路，包括：

包括多个单位单元的阵列；以及

所述单位单元包括P型和N型MOS晶体管之一以及与所述晶体管相邻的STI；以及

包括围绕所述阵列的STI的外围区，

其中根据来自外围区域的应力设定在所述外围区域附近的单位单元中的预定晶体管的尺寸，以允许所述预定的晶体管具有与在不同于所述外围区域附近的单位单元的单位单元中且具有与所述预定晶体管相同的功能的晶体管相等效的特性。