[发明专利]基线校正装置

说明书

技术领域

本发明涉及对存储介质的存取技术，特别涉及对输入信号的基线进行校正的基线校正装置。

背景技术

近年来，在盘驱动领域，能提高记录密度的垂直磁记录方式的盘存储装置备受瞩目。在以往的水平磁记录方式的盘驱动中，对应于二值记录数据的磁化沿盘介质的盘面方向形成。与此不同，在垂直磁记录方式的盘驱动中，该磁化沿盘介质的纵深方向形成。

一般而言，在盘驱动中，数据通过NRZ(non return to zero：不归零)记录编码法被记录在盘介质上。在由头(head)从该盘介质上读出记录数据时，在水平磁记录方式下，该再现信号(读信号)成为双脉冲(di-pulse)信号串。另一方面，在垂直磁记录方式中，该再现信号成为包含直流(DC)的低频分量的脉冲信号串。

一般而言，在盘驱动的读通道系统(包括读放大器的再现信号处理系统)中，读放大器、AC耦合等模拟前端电路具有低频截止特性。这是为了从再现信号中除去不需要的低频噪声分量，改善再现信号的SNR(信号/噪声比)等。

在垂直磁记录方式中，已知会出现如下的现象，即，由于再现信号中含有低频分量，所以在被具有低频截止特性的模拟前端电路隔断(cut)低频噪声分量时，再现信号的基线会发生变动。若发生这种再现信号的基线变动，则会产生在基于再现信号对记录数据进行解码时误码率(解码误码率)变高的问题。

为了改善上述问题，想到降低读通道系统的低频截止频率的方法。但是，若只扩大通过频带，则无法隔断低频噪声分量，由此会导致再现信号的SNR变差。另外，尤其是读放大器一般都对1/f噪声等低频噪声敏感，所以将导致SNR进一步变差。因此，在垂直磁记录方式中，若单纯降低读通道系统的低频截止频率，则误码率会变高。

作为以往的应对基线变动的方法，提出有求出基线的理想值，取该理想值与实际的基线值的差，将该值反馈至AD转换器之前的级进行校正的技术(例如，参照专利文献1)。另外，提出有通过求出基线的变动分量的逆特性，并求出与变动了的基线的差，来获得无变动的基线的技术(例如，参照专利文献2)。另外，还提出有检测模拟信号的直流分量，使用其合计值对基线变动进行校正的方法(例如，参照专利文献3)。

专利文献1：特开2004-127409号公报

专利文献2：特开平11-185209号公报

专利文献3：特开平11-266185号公报

发明内容

〔本发明所要解决的课题〕

本发明人在这样的情况下，认识到以下课题。以往都是计算用于校正基线的校正量，反馈至前级进行校正的，所以进行校正的时机会延迟计算校正量所用的时间。近年的存储装置要求以超过1G bps的速度进行读写的访问，所以这种延迟可能造成致命的影响。即，虽然进行了基线的校正，但由于用于该校正的校正量是基于过去的数据求出的，所以导致无法进行准确的校正。因此，在要求以更高速进行访问的情况下，存在该基线的变动会给纠错等的后级电路带来不良的影响这样的问题。

本发明是鉴于这种情况而完成的，其目的在于提供一种在被要求高速访问的存储装置中能高效地对基线的变动进行校正的技术。

〔用于解决课题的手段〕

为了解决上述课题，本发明的一种方案的基线校正装置通过具有如下结构来对数字信号的基线变动进行校正，该基线校正装置包括：输入部，被输入AD转换后的数字信号；基线变动判定部，基于被输入到输入部的数字信号，判定其有无长期性变动；校正信号生成部，基于被输入到输入部的数字信号，生成依赖于其长期性变动的校正信号；校正部，基于判定部的输出，在判定为存在基线的变动时，基于校正信号生成部的校正信号对来自输入部的数字信号进行校正，而在判定为不存在基线的变动时，不对来自输入部的数字信号进行校正。

这里，所谓“判定有无长期性变动”，包括判定在预定期间内所输入的数字信号表示的基线是否发生了变动。所谓“生成依赖于长期性变动的校正信号”，包括推算基线的变动量，将推算出的变动量规定为进行校正的量，在这种情况下，校正信号既可以是推算出的变动量，也可以是推算出的变动量乘以权重后的值。根据该方案，通过仅在存在基线的变动时进行校正，能进行高效率的校正。