[发明专利]存储装置

说明书

本申请是以下专利申请的分案申请：申请号：03165015.5；申请日：2003年9月12日；发明名称：存储装置。

技术领域

本发明涉及一种有多个端口的存储装置，本发明尤其涉及一种能减少多个端口的信号之间交叉耦合噪声的存储装置。

背景技术

对于有多个端口的存储装置，传统上提出了在CPU中要使用的寄存器文件。通常，寄存器文件包括写入端口和读取端口。尤其是常常使用有多个读取端口和多个写入端口的寄存器文件来用于许多用途。

图27是显示有两个写入端口和三个读取端口的传统寄存器文件的存储器单元的结构的实例的电路图。图27中，存储器单元由用于输入写入数据的转接门1和2、用于存储数据的包括反相器3和4的存储元件以及用于从存储元件读取数据的NMOS晶体管5到10组成。

对于控制存储器单元的写入和读取的信号线，还提供了用于两个端口的写入字线11和12、用于各个端口的写入位线13和14、用于三个端口的读取字线15到17以及用于各个端口的读取位线18到20。

图28是显示包括具有图27中的结构的存储器单元的寄存器文件的结构的实例的方框图。图28中，寄存器文件包括：存储器单元阵列200，具有以32引入线(entry)和32位结构布置的存储器单元；地址解码器210，用于产生存储器单元的地址；读取数据保持电路220，用于保持从存储器单元读取的数据；写入数据保持电路230，用于保持要写入存储器单元的数据；和控制电路240。

从外部向寄存器文件给予用于两个写入端口中的每个写入端口的4位地址和用于三个读取端口中的每个读取端口的5位地址。地址解码器210解码所给予的地址，并用具有32引入线(entry)和2个端口的64条写入字线和具有32引入线(entry)和3个端口的96条读取字线与存储器单元阵列200相连接。读取数据保持电路220和存储器单元阵列200用3个端口读取位线相互连接，每条读取位线有32位，而写入数据保持电路230和存储器单元阵列200用2个端口写入位线相互连接，每个写入位线有32位。

图29是用来解释图27和28中所示的寄存器文件的操作的时序图。寄存器文件与时钟信号CLK同步操作，以时钟信号CLK的H电平执行读取，以其L电平执行写入。

图29中，当时钟信号CLK有L电平时，将由所选的端口的写入地址所指定的写入字线设置为具有H电平。端口数为0且字数为1时，在图27中，转接门1接通。结果，端口数为0的写入位线13的数据经转接门1存储在字数为1的存储元件中。

当时钟信号CLK有H电平时，将由所选的端口的读取地址所指定的读取字线设为H电平。端口数为0且字数为1时，图27中，晶体管5接通。结果，将字数为1的存储元件中存储的数据经晶体管6读取到端口数为0的读取位线18上。

半导体集成电路已经连续发展了半导体技术，以满足对集成增加无止境的需求，在半导体处理中进一步发展了微型制造(microfabrication)。用半导体处理的微型制造，在相邻位线或字线之间的交叉耦合噪声所造成的故障进一步变得严重了。

用微型制造，还须在降低源电压以便执行对存储器单元的写入操作时减小漏电流。当漏电流减小时，晶体管的阈值增高。因此，问题在于不能一直执行相应于微型制造的理想缩放比例，难以降低源电压。

为了执行微型制造处理，还在制造过程中减小曝光波长。为了实现存储器单元的功能和特点，希望根据波长的减小来优化晶体管的掩模数据，或者，在曝光中单独地执行光学相位校正。然而，优化掩模数据需要大量的工时，此外，难以执行部分光学相位校正，这是因为要对整个晶片执行曝光。因此，问题在于要在使用能折中(compromise)到某种程度的掩模数据的假设之上来设计存储器单元。

发明内容

考虑到环境，本发明的一个目的是提供一种存储装置，能减小由半导体的微型制造处理造成的位线和字线的交叉耦合噪声。

本发明的另一目的是提供一种能降低源电压的微型制造的存储装置。再一个目的是提供一种存储装置，能共享晶体管的物理形状，用能折中到某种程度的掩模数据来防止性能变坏。