[发明专利]应用相位选择器的数据锁存电路

权利要求书

1.一种数据锁存电路，包含：

第一数据锁存单元，用来依据一第一时钟信号以锁存一第一输入数据， 并输出一第一输出数据；

第二数据锁存单元，用来依据一第二时钟信号以锁存该第一输出数据， 并输出一第二输出数据；以及

相位选择器，耦接于该第二数据锁存单元，用来依据该第一时钟信号及 一第三时钟信号的相位关系来产生该第二时钟信号至该第二数据锁存单元；

其中，该相位选择器包含

相位检测器，耦接于该第一、第三时钟信号，用来检测该第一、第三时 钟信号的相位关系以产生一检测信号；

反相器，耦接于该第三时钟信号，用来依据该第三时钟信号以产生该第 三时钟信号的反相信号；

滤波器，耦接于该相位检测器，用来对该检测信号进行滤波以产生一滤 波信号；

磁滞缓冲器，耦接于该滤波器，用来依据一磁滞特性将该滤波信号转换 为一控制信号，并输出该控制信号；以及

选择单元，耦接于该反相器、该第三时钟信号和该磁滞缓冲器，用来依 据该控制信号选择性地输出该第三时钟信号或该第三时钟信号的反相信号作 为该第二时钟信号。

2.如权利要求1所述的数据锁存电路，其中，该相位检测器是一XOR逻 辑门，用来对该第一、第三时钟信号执行一XOR逻辑运算以产生该检测信号。

3.如权利要求1所述的数据锁存电路，其中，该磁滞缓冲器是一施密特 触发器。

4.一种数据锁存电路，包含：

第一数据锁存单元，用来依据一第一时钟信号以锁存一第一输入数据， 并输出一第一输出数据；

第二数据锁存单元，用来依据一第二时钟信号以锁存该第一输出数据， 并输出一第二输出数据；

第三数据锁存单元，用来依据一第三时钟信号以锁存该第二输出数据， 并输出一输出数据；以及

相位选择器，耦接于该第二数据锁存单元，用来依据该第一时钟信号及 一第三时钟信号的相位关系来产生该第二时钟信号至该第二数据锁存单元：

其中，该第一时钟信号与该第三时钟信号分别由不同的时钟产生器所产 生；

其中，该相位选择器包含

相位检测器，耦接于该第一、第三时钟信号，用来检测该第一、第三时 钟信号的相位关系以产生一检测信号；

相位调整单元，耦接于该第三时钟信号，用来依据该第三时钟信号以产 生一第四时钟信号，其中，该第四时钟信号与该第三时钟信号之间具有一相 位差；

滤波器，耦接于该相位检测器，用来对该检测信号进行滤波以产生一滤 波信号；

磁滞缓冲器，耦接于该滤波器，用来依据一磁滞特性将该滤波信号转换 为一控制信号，并输出该控制信号；以及

选择单元，耦接于该相位调整单元、该第三时钟信号与该磁滞缓冲器， 用来依据该控制信号选择性地输出该第三时钟信号或该第四时钟信号以作为 该第二时钟信号。

5.如权利要求4所述的数据锁存电路，其中，该第一、第二、第三数据 锁存单元是触发器。

6.如权利要求4所述的数据锁存电路，其中，该第一数据锁存单元的数 据输出端是串接于该第二数据锁存单元的数据输入端，以及该第二数据锁存 单元的数据输出端是串接于该第三数据锁存单元的数据输入端。

7.如权利要求4所述的数据锁存电路，其中，该相位检测器是一XOR逻 辑门，用来对该第一、第三时钟信号执行一XOR逻辑运算以产生该检测信号。

8.如权利要求4所述的数据锁存电路，其中，该相位选择器另包含：

延迟单元，耦接于该选择单元，用来增加一延迟量于该选择单元的输出。

9.如权利要求4所述的数据锁存电路，其中，该相位调整单元是一反相 器，该反相器是用来接收该第三时钟信号以输出该第四时钟信号，其中，该 第四时钟信号与该第三时钟信号之间具有实质上180°的相位差。