[发明专利]非易失性半导体存储器

权利要求书

1.一种非易失性半导体存储器，其特征在于包括：

存储单元阵列，包括多个单元元件；

电源衬垫，设置在所述存储单元阵列的第一方向的一端上；

第一页缓冲器，设置在所述存储单元阵列的所述第一方向的另一端上；

多条位线，设置在所述存储单元阵列上且沿所述第一方向延伸；以及

第一电源线，设置在所述存储单元阵列上的所述多条位线上，以连接所述电源衬垫和所述第一页缓冲器。

2.根据权利要求1的非易失性半导体存储器，其特征在于，还包括设置在所述存储单元阵列上的所述多条位线上的信号线。

3.根据权利要求1的非易失性半导体存储器，其特征在于，所述第一电源线以曲折的方式沿所述第一方向延伸。

4.根据权利要求3的非易失性半导体存储器，其特征在于，所述第一电源线由多个基本图形的组合形成，所述多个基本图形中的每一个具有在所述第一方向上的尺寸，至少一个单元元件被所述在所述第一方向上的尺寸覆盖，并且所述多个基本图形中的每一个具有在与所述第一方向正交的第二方向上的尺寸，所述多条位线中的至少两条位线被所述在所述第二方向上的尺寸覆盖。

5.根据权利要求4的非易失性半导体存储器，其特征在于，所述基本图形包括网络形状。

6.根据权利要求1的非易失性半导体存储器，其特征在于，还包括：

第二电源线，设置在除了在所述存储单元阵列上的区域以外的区域中，以连接所述电源衬垫和所述第一页缓冲器；以及

开关元件，连接在所述第一和第二电源线之间，

其中在擦除操作期间，所述开关元件将所述第一电源线设定为处于浮动状态。

7.根据权利要求6的非易失性半导体存储器，其特征在于，所述第二电源线具有包围所述存储单元阵列的图形。

8.根据权利要求1的非易失性半导体存储器，其特征在于，还包括：

单元源线，设置在所述存储单元阵列上，且连接到所述多个单元元件的一端上的源扩散层；以及

单元阱线，设置在所述存储单元阵列上，且连接到其中设置所述多个单元元件的所述存储单元阵列，

其中所述第一电源线、所述单元源线和所述单元阱线设置在同一导电层中。

9.根据权利要求8的非易失性半导体存储器，其特征在于，在所述存储单元阵列的分路区中，所述单元源线连接到所述源扩散层。

10.根据权利要求8的非易失性半导体存储器，其特征在于，在所述存储单元阵列的分路区中，所述单元阱线连接到单元阱区。

11.根据权利要求8的非易失性半导体存储器，其特征在于，所述第一电源线、所述单元源线和所述单元阱线规则排列。

12.根据权利要求8的非易失性半导体存储器，其特征在于，还包括连接在所述单元源线与所述第一电源线之间的开关元件。

13.根据权利要求8的非易失性半导体存储器，其特征在于，还包括连接在所述单元阱线与所述第一电源线之间的开关元件。

14.根据权利要求1的非易失性半导体存储器，其特征在于，还包括第二页缓冲器，所述第二页缓冲器设置在所述存储单元阵列的所述第一方向的一端上且在所述电源衬垫与所述存储单元阵列之间，

其中所述第一电源线还连接到所述第二页缓冲器。

15.根据权利要求14的非易失性半导体存储器，其特征在于，还包括外围电路，所述外围电路设置在所述存储单元阵列的所述第一方向的一端上且在所述电源衬垫与所述第二页缓冲器之间。

16.根据权利要求1的非易失性半导体存储器，其特征在于，所述多个单元元件中的每一个包括多个存储单元和连接到所述多个存储单元的两端的两个选择栅晶体管。

17.根据权利要求16的非易失性半导体存储器，其特征在于，所述多个存储单元中的每一个是浮栅存储单元。

18.根据权利要求16的非易失性半导体存储器，其特征在于，所述多个存储单元中的每一个是MONOS存储单元。

19.根据权利要求1的非易失性半导体存储器，其特征在于，所述电源衬垫和所述第一电源线被设定为地电位。

20.根据权利要求1的非易失性半导体存储器，其特征在于，所述电源衬垫和所述第一电源线被设定为电源电位。