[发明专利]基于数字延迟线的频率合成器及相关方法

说明书

技术领域

本发明是关于一种频率合成器及相关方法，尤指一种基于数字延迟线的频率合成器及相关方法，用以提供全数字式的高稳定频率合成处理。

背景技术

为了适应现代多媒体娱乐系统的快速发展，所以大量密集的技术研发已相继投入设计高效能的频率合成器(Frequency Synthesizer)，用来提高其解析度、频宽、及切换速度以满足高效能需求。在传统的技术中，通常利用模拟锁相回路(Analog Phase-Locked Loop)以设计出满足所需效能的频率合成器。但当对频率合成器的切换速度及解析度的要求越来越高时，除非使用非常复杂的电路设计，否则利用传统模拟锁相回路技术无法设计出符合所需的频率合成器。一般而言，由于数字信号对噪声的耐受度较模拟信号高，而且数字电路的工作效能受元件老化及温度变化的影响较模拟电路低，所以在现代电子装置的信号处理中，趋向于使用全数字式的信号处理模式，用以提高信号处理的噪声耐受度及装置的耐用度。此外，全数字式的电路系统可以使用低供应电压，譬如1.2伏特的供应电压，用以降低功率消耗。另外，全数字式的电路系统可以利用电阻晶体管逻辑(Resistor-Transistor Logic)设计技术达成，所以可提高生产良品率。

发明内容

依据本发明的实施例，其揭露一种基于数字延迟线的频率合成器，包含一积分三角调变器及一延迟线单元。积分三角调变器用以接收一周期控制字，并根据周期控制字产生一相位选择信号。延迟线单元用以根据相位选择信号产生一输出时钟脉冲。其中积分三角调变器根据一基底数值执行一进位程序，此基底数值为可调整，并可由延迟线单元所执行的一校正程序而决定。

依据本发明的实施例，另揭露一种基于数字延迟线的频率合成器，包含一积分三角调变器及一延迟线单元。积分三角调变器用以接收一周期控制字，并根据周期控制字产生一相位选择信号。延迟线单元用以根据相位选择信号产生一输出时钟脉冲。其中周期控制字可被调整以补偿因温度变化所导致延迟线单元的延迟时间变化。

依据本发明的实施例，其另揭露一种补偿一频率合成器的温度变化的方法。此方法包含下述步骤，先取得一参考时钟脉冲的一周期与一延迟线单元的最小延迟时间的一关系，再根据所述的关系以决定一进位程序的一基底数值，所述的进位程序由所述的频率合成器的一积分三角调变器所执行。

依据本发明的实施例，其另揭露一种补偿一频率合成器的温度变化的方法。此方法包含下述步骤，先取得一参考时钟脉冲的一周期与一延迟线单元的最小延迟时间的一关系，再根据所述的关系以决定一周期控制字，所述的周期控制字被馈入至所述的频率合成器的一积分三角调变器。

附图说明

图1显示依本发明实施例的一频率合成器的结构示意图。

图2为依本发明实施例的一频率合成器的结构示意图。

图3为依本发明实施例的延迟线单元的内部结构示意图。

图4为图3的数字延迟线的内部结构示意图。

图5为应用本发明频率合成器以设计全数字工作周期校正电路的第一辅助电路的方块示意图。

图6为图5的第一触变电路的内部电路示意图。

图7为应用本发明频率合成器设计的全数字工作周期校正电路的工作相关信号时序图，其中横轴为时间轴。

图8为应用本发明频率合成器以设计全数字倍频电路的第二辅助电路的方块示意图。

图9为图8的第二触变电路的内部电路示意图。

图10为应用本发明频率合成器设计的全数字倍频电路的工作相关信号时序图，其中横轴为时间轴。

附图标号

100、200       频率合成器

110、210       周期控制字产生器

120、220、236  加法器

130、232       累加器

140            信号产生器

150            延迟锁定回路

160            多工器

170            模拟锁相回路

233            积分三角调变器

235            量化器

237            1/Z元件

240            信号值设定元件

250            延迟线单元

351            数字延迟线

352            延迟单元

353            内定延迟线