[发明专利]半导体结构

权利要求书

1.一种半导体结构，包括：

半导体基底；

栅介电层，位于该半导体基底上；

栅极，位于该栅介电层上；

深源极/漏极区，邻近该栅极；

轻掺杂源极/漏极区，介于该深源极/漏极区和该栅极之间，其中该轻掺 杂源极/漏极区的上表面低于该深源极/漏极区的上表面，其中该轻掺杂源极/ 漏极区上具有外延硅层；以及

硅化物层，包括：

第一部分，位于该深源极/漏极区上，与该深源极/漏极区为欧姆接 触；以及

增高式金属化源极/漏极区，位于该第一部分与该栅极之间和该外延 硅层的上方，其中该增高式金属化源极/漏极区邻接该第一部分，其中该第一 部分的底部和该增高式金属化源极/漏极区的底部都不低于该半导体基底的 上表面。

2.如权利要求1所述的半导体结构，其中该增高式金属化源极/漏极区 与该第一部分包含相同金属。

3.如权利要求1所述的半导体结构，其中该增高式金属化源极/漏极区 与该外延硅层形成肖特基接触。

4.如权利要求1所述的半导体结构，其中该增高式金属化源极/漏极区 以间隙壁与该栅极及该栅介电层分隔，其中该间隙壁的厚度小于约

5.如权利要求1所述的半导体结构，其中该深源极/漏极区包括应力源， 该应力源的内缘沿垂直方向对准至该第一部分与该增高式金属化源极/漏极 区的交界处。

6.如权利要求5所述的半导体结构，其中该应力源包含SiGe。

7.如权利要求5所述的半导体结构，其中该应力源包含SiC。

8.如权利要求5所述的半导体结构，其中该深源极/漏极区上具有该外 延硅层，该外延硅层介于该应力源与该硅化物层之间，且该外延硅层延伸至 该增高式金属化源极/漏极区的下方。

9.如权利要求5所述的半导体结构，其中该硅化物层的底部高于该栅介 电层的底部。

10.一种半导体结构，包括：

半导体基底，包括NMOS区与PMOS区；

NMOS元件，位于该NMOS区中，该NMOS元件包括：

第一栅极堆叠，位于该半导体基底上；

第一间隙壁，位于该第一栅极堆叠的侧壁；

第一深源极/漏极区，邻近该第一栅极堆叠；

第一轻掺杂源极/漏极区，介于该第一深源极/漏极区和该第一栅极 堆迭之间，其中该第一轻掺杂源极/漏极区的上表面低于该第一深源极/漏极 区的上表面，其中该第一轻掺杂源极/漏极区上具有第一外延硅层；以及

第一硅化物层，包括：

第一部分，位于该第一深源极/漏极区上，与该第一深源极/漏 极区为欧姆接触；及

第一增高式金属化源极/漏极区，位于该第一部分与该第一栅极 堆叠之间和该第一外延硅层的上方，

其中该第一部分的底部和该第一增高式金属化源极/漏极区的底部 都不低于该半导体基底的上表面；

以及

PMOS元件，位于该PMOS区中，该PMOS元件包括：

第二栅极堆叠，位于该半导体基底上；

第二间隙壁，位于该第二栅极堆叠的侧壁；

第二深源极/漏极区，邻近该第二栅极堆叠；

第二轻掺杂源极/漏极区，介于该第二深源极/漏极区和该第二栅极 堆迭之间，其中该第二轻掺杂源极/漏极区的上表面低于该第二深源极/漏极 区的上表面，其中该第二轻掺杂源极/漏极区上具有第二外延硅层；

第二硅化物层，包括：

第二部分，位于该第二深源极/漏极区上，与该第二深源极/漏 极区为欧姆接触；及

第二增高式金属化源极/漏极区，位于该第二部分与该第二栅极 堆叠之间和该第二外延硅层的上方，

其中该第二部分的底部和该第二增高式金属化源极/漏极区的上表 面都不低于该半导体基底的上表面。