[发明专利]一种SAD运算处理装置及方法

权利要求书

1.一种用于视频编码系统中的SAD运算处理装置，其特征在于，所述装置包括：

预处理单元，对当前周期输入的当前像素块以及搜索窗口像素块对应位置的像素按照相同规则输出每一对像素中一个像素值的原码和另一个像素值的反码；

迭代求和单元，对预处理单元当前周期的输出以及迭代求和单元上一周期的输出求和，并将求和结果作为当前周期迭代求和单元的输出；以及

和补偿单元，在预处理单元和迭代求和单元执行特定数量个周期后，使用迭代求和单元的输出与补偿常数计算SAD值。

2.如权利要求1所述的装置，其特征在于，所述预处理单元和迭代求和单元执行的周期数量N为：

                    N＝width×height/M

其中，M是每周期输入的当前像素块以及搜索窗口像素块对应位置像素对的数量，width为所述当前像素块或者搜索窗口像素块的宽度，height为所述当前像素块或者搜索窗口像素块的高度。

3.如权利要求2所述的装置，其特征在于，每个周期输入的当前像素块和搜索窗口像素块对应位置的像素对数量为8。

4.如权利要求1所述的装置，其特征在于，所述迭代求和单元包括：

多级进位保留加法器组成的数据压缩器阵列，用于将当前周期预处理单元输出的值，以及上一周期第一部分和寄存器REG0和第二部分和寄存器REG1输出的结果进行求和运算后输出，所述数据压缩器阵列最后一级进位保留加法器的数量为1，所述进位保留加法器为3输入2输出结构；

第一部分和寄存器REG0，用于寄存所述数据压缩器阵列中最后一级进位保留加法器的第一输出T0，并反馈给所述数据压缩器阵列中第一级进位保留加法器；

第二部分和寄存器REG1，用于寄存所述数据压缩器阵列中最后一级进位保留加法器的第二输出T1，并反馈给所述数据压缩器阵列中第一级进位保留加法器。

5.如权利要求4所述的装置，其特征在于，所述预处理单元包括与每个周期输入的像素对数量相等的预处理结构，所述预处理结构进一步包括：

数据比较器，用于比较当前像素块和搜索窗口像素块对应位置像素值的大小，当当前像素块的像素值Si大于搜索窗口像素块的像素值Di时，得到第一输出Gi为1，第二输出Li为0，当当前像素块的像素值Si小于或等于搜索窗口像素块的像素值Di时，得到第一输出Gi为0，第二输出Li为1；

第一异或门逻辑电路，用于将搜索窗口像素块对应位置的像素值原码的每一位和所述第一输出Gi求异或后输出；

第一寄存器，用于寄存所述第一异或门逻辑电路输出的值；

第二异或门逻辑电路，用于将当前像素块对应位置的像素值原码的每一位和所述第二输出Li求异或后输出；以及

第二寄存器，用于寄存所述第二异或门逻辑电路输出的值。

6.如权利要求5所述的装置，其特征在于，所述和补偿单元进一步包括：

补偿常数计算单元，第一数据选择器，第二数据选择器，超前进位加法器，计数器；

所述补偿常数计算单元，用于计算并输出补偿常数；

所述计数器，用于产生数据选择控制信号；

所述第一数据选择器，用于根据数据选择控制信号选择所述迭代求和单元的一个输出或者所述补偿常数输出；

所述第二数据选择器，用于根据数据选择控制信号选择所述迭代求和单元的另一输出或者所述超前进位加法器的输出作为输出；

所述超前进位加法器，用于对所述第一数据选择器输出以及第二数据选择器的输出进行求和；

当所述计数器第一次计数时，产生所述数据控制信号控制所述第一数据选择器选择所述迭代求和单元的一个输出或者所述补偿常数作为输出，所述第二数据选择器将迭代求和单元的另一输出作为输出，所述超前进位加法器，将此时第一数据选择器输出以及第二数据选择器的输出进行求和；当计数器第二次计数时，产生所述数据控制信号控制所述第一数据选择器在计数器第一次计数时未选择的另一个数作为输出，所述第二数据选择器将所述超前进位加法器第一次运算后的输出作为输出，所述超前进位加法器，将第一数据选择器输出以及第二数据选择器的输出进行求和，作为SAD值输出。