[发明专利]增强MOS器件沟道区应变的方法无效
| 申请号: | 200810056276.6 | 申请日: | 2008-01-16 |
| 公开(公告)号: | CN101295647A | 公开(公告)日: | 2008-10-29 |
| 发明(设计)人: | 郭磊;王敬;许军;刘佳磊;梁仁荣;刘志弘 | 申请(专利权)人: | 清华大学 |
| 主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L21/20;H01L21/8238;H01L21/84 |
| 代理公司: | 北京众合诚成知识产权代理有限公司 | 代理人: | 朱印康 |
| 地址: | 100084北*** | 国省代码: | 北京;11 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 增强 mos 器件 沟道 应变 方法 | ||
1、增强MOS器件沟道区应变的方法,其特征是包括下列步骤:在体硅衬底上利用直接外延的方法制作出应变的SiGe层作为沟道层,或者在SOI衬底上键合一层低Ge组分的SiGe层做为虚拟衬底,在其上外延应变的Si或高Ge组分SiGe做为沟道材料层,然后再通过工艺诱生的方法引入增大的应力,进一步提高材料的应变程度。
2、根据权利要求1所述的增强MOS器件沟道区应变的方法,其特征是还包括下列步骤:在体硅衬底上外延的SiGe层作为沟道层,在SiGe沟道层上面淀积栅介质,在栅介质上面再淀积金属栅,在金属栅上面再淀积一层带有压应力的氮化硅Si3N4。
3、根据权利要求2所述的增强MOS器件沟道区应变的方法,其特征是:在SiGe沟道层上面利用ALD淀积一层High-k介质做为栅介质。
4、根据权利要求1所述的增强MOS器件沟道区应变的方法,其特征是还包括下列步骤:在体硅衬底上直接外延的SiGe层作为沟道层,在SiGe沟道层上面淀积栅介质,在栅介质上面再淀积金属栅,再利用源漏刻蚀的方法去除源漏区的SiGe层,然后在源漏区生长出Ge含量更高的锗硅层。
5、根据权利要求4所述的增强MOS器件沟道区应变的方法,其特征是:在SiGe沟道层上面利用ALD淀积一层High-k介质做为栅介质。
6、根据权利要求1所述的增强MOS器件沟道区应变的方法,其特征是:利用键合方法在绝缘层上得到一层弛豫的SiGe层作为虚拟衬底,然后在上面定义光刻出一定的区域,外延生长出Ge含量更高的压应变的SiGe层作为PMOS管区,在其它的区域淀积一层拉应变的Si层作为NMOS管的区域,两个区域间利用STI做隔离,在两个区域分别制作出PMOS管和NMOS管,接着在PMOS管上淀积一层带有压应力的Si3N4薄膜在沟道区引入更大的压应力,在NMOS管上淀积一层带有拉应力的Si3N4薄膜在NMOS沟道区引入更大的拉应力,以其同时得到高性能的PMOS管和NMOS管。
7、根据权利要求1所述的增强MOS器件沟道区应变的方法,其特征是:利用键合方法在绝缘层上得到一层弛豫的SiGe层作为虚拟衬底,然后在上面定义光刻出一定的区域,外延生长出Ge含量更高的压应变的SiGe层作为PMOS管区,在其它的区域淀积一层拉应变的Si层作为NMOS管的区域,两个区域间利用STI做隔离,在两个区域分别制作出PMOS管和NMOS管,接着在NMOS管上淀积一层带有拉应力的Si3N4薄膜在NMOS沟道区引入更大的拉应力;在PMOS管区可是掉PMOS管的源漏,然后在源漏外延生长更高Ge含量的SiGe,挤压沟道得到更大的压应力,同时得到高性能的PMOS管和NMOS管。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于清华大学,未经清华大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200810056276.6/1.html,转载请声明来源钻瓜专利网。
- 上一篇:半导体器件的制作方法
- 下一篇:用纸排出装置、图像形成装置及用纸排出方法
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





