[发明专利]宽动态范围低压差线性稳压器

权利要求书

1.一种宽动态范围低压差线性稳压器，其特征在于：由误差放大器、动态偏置电路、驱动元件、反馈电路以及补偿电路组成，所述误差放大器采用轨至轨误差放大器；误差放大器设有预置电压输入端和反馈电压输入端，误差放大器的输出端连接动态偏置电路的输入端，动态偏置电路的输出端连接驱动元件的输入端，驱动元件的驱动输出端连接反馈电路，反馈电路分压所得反馈电压输送至误差放大器的反馈电压输入端；驱动元件接收来自动态偏置电路的信号，根据该信号控制输出电压；补偿电路的一端连接在驱动元件的输出端，另一端与误差放大器相连接。

2.根据权利要求1所述的宽动态范围低压差线性稳压器，其特征在于：所述误差放大器采用轨至轨折叠共源共栅运算跨导放大器结构，即由输入电路、第一电路加法器和第二电路加法器组成，

所述输入电路包括由第一差分放大器电路和第二差分放大器电路、第一电流源、第二电流源，第一电流源耦接到地电压GNDA，并输出电流到第一差分放大器电路，第二电流源耦接到电源电压VDDA，并输出电流到第二差分放大器电路；所述第一差分放大器电路包括第一输入NMOS晶体管MN1A和第二输入NMOS晶体管MN1B，第一输入NMOS晶体管MN1A和第二输入NMOS晶体管MN1B的源极相连；所述第二差分放大器电路包括第一输入PMOS晶体管MP1A和第二输入PMOS晶体管MP1B，第一输入PMOS晶体管MP1A和第二输入PMOS晶体管MP1B的源极相连；反馈电压接入第一输入NMOS晶体管MN1A和第一输入PMOS晶体管MP1A的栅极，预置电压接入第二输入NMOS晶体管MN1B和第二输入PMOS晶体管MP1B的栅极；第一输入PMOS晶体管MP1A的漏极电流输出到第一差分输出端IN1，第二输入PMOS晶体管MP1B的漏极电流输出到第二差分输出端IN2，第一输入NMOS晶体管MN1A的漏极电流输出到第三差分输出端IP1，第二输入NMOS晶体管MN1B的漏极电流输出到第四差分输出端IP2；

所述第一电路加法器包括第一电流镜PMOS晶体管MP2A、第二电流镜PMOS晶体管MP2B、第一共栅PMOS晶体管MP3A和第二共栅PMOS晶体管MP3B；第一电流镜PMOS晶体管MP2A的源极连接在电源电压VDDA，漏极连接到第一差分输出端IN1，栅极连接到第一节点N1；第二电流镜PMOS晶体管MP2B的源极连接在电源电压VDDA，漏极连接到第二差分输出端IN2，栅极连接到第一节点N1；第一共栅PMOS晶体管MP3A源极连接到第一差分输出端IN1，漏极连接到第一节点N1，栅极输出为第三偏压Vbias3；第二共栅PMOS晶体管MP3B的源极连接到第二差分输出端IN2，漏极连接到误差放大器的输出端，栅极输出为第三偏压Vbias3；

所述第二电路加法器包括第一电流镜NMOS晶体管MN3A、第二电流镜NMOS晶体管MN3B、第一共栅NMOS晶体管MN2A和第二共栅NMOS晶体管MN2B；第一电流镜NMOS晶体管MN3A的源极连接在地电压GNDA，漏极连接到第三差分输出端IP1，栅极输出为第五偏压Vbias5；第二电流镜NMOS晶体管MN3B的源极连接在地电压GNDA，漏极连接到第四差分输出端IP2，栅极输出为第五偏压Vbias5；第一共栅NMOS晶体管MN2A的源极连接到第三差分输出端IP1，漏极连接到第一节点N1，栅极输出为第四偏压Vbias4；第二共栅NMOS晶体管MN2B的源极连接到第四差分输出端IP2，漏极连接到误差放大器的输出端，栅极输出为第四偏压Vbias4。

3.根据权利要求2所述的宽动态范围低压差线性稳压器，其特征在于：所述动态偏置电路由射极跟随电路和电流感应电路构成，电流感应电路的输入端连接到驱动元件，电流感应电路的输出端连接到射极跟随电路的输出端；所述射极跟随电路采用PMOS晶体管MPSF，其栅极连接到误差放大器的输出端，源极连接到驱动元件，漏极连接到地电压GNDA。

4.根据权利要求2或3所述的宽动态范围低压差线性稳压器，其特征在于：所述驱动元件包括有第一驱动PMOS晶体管MPOUT，第一驱动PMOS晶体管MPOUT的栅极连接动态偏置电路的输出端，源极连接到电源电压VDDA，漏极提供驱动输出端。