[发明专利]基于分布存储结构的具有数据处理能力的动态随机存储器装置

权利要求书

1.一种基于分布存储结构的具有数据处理能力的DRAM装置，包括：存储器装置接口、控制接口、处理单元、DRAM存储体、通信网络、DRAM存储体控制器、DMA控制器，存储器装置接口用来和外部存储器总线交互数据，同时与装置内的DRAM存储控制器及DMA控制器连接，DMA控制器、处理单元与DRAM存储体控制器通过通信网络连接，内部DRAM存储体控制器同时还连接内部DRAM存储器；

存储器装置接口，负责处理外部主机发送的各种访存命令，译码选择DRAM存储体、处理单元的状态、控制寄存器或DMA控制器，此外，还接收其它DRAM操作命令，传送给对应的DRAM存储体；

控制接口，接收存储器装置接口或其它处理单元对处理单元控制与状态寄存器的访问；

处理单元，每个处理单元分别对应各存储体，作为装置中具有数据处理能力的部件，起到了加速数据处理系统各种应用的效果；

DRAM存储体，负责数据缓存；

通信网络，负责装置中各个DRAM存储体间的通信，处理器单元仅有权访问本地的DRAM存储体，访问其它DRAM存储体中的数据需要将它们搬迁至本地DRAM存储体；

DRAM存储体控制器，负责来自存储器装置接口、通信网络、DMA控制器及处理单元的访问请求进行仲裁，保证存储器装置接口的无阻塞访问；

DMA控制器，处理单元或存储器装置接口发送数据转移命令给DMA控制器，DMA控制器解析命令，负责控制数据转移操作。

2.根据权利要求1所述的基于分布存储结构的具有数据处理能力的DRAM装置，其特征在于：所述DRAM存储器装置接口包括所述数据处理系统主处理单元与具有数据处理能力的DRAM装置之间交换信息的通道为闪存(FLASH)、静态随机存储器(SRAM)、同步动态随机存储器(SDRAM)、双倍速率同步动态随机存储器(DDR)、第二代双倍速率同步动态随机存储器(DDR2)、第三代双倍速率同步动态随机存储器(DDR3)、第二代图形专用双倍速率同步动态随机存储器(GDDR2)、第三代图形专用双倍速率同步动态随机存储器(GDDR3)接口标准规定的时序。

3.根据权利要求1所述的的基于分布存储结构的具有数据处理能力的DRAM装置，其特征在于：所述的存储器装置包括至少一个存储体，每个存储体分别对应一个或者两个以上具有计算功能的处理单元，所述的处理单元包括通用处理器、数字信号处理器或微控制单元。

4.根据权利要求3所述的基于分布存储结构的具有数据处理能力的DRAM装置，其特征在于：所述的处理单元为加速某类应用的专用处理器。

5.根据权利要求1所述的基于分布存储结构的具有数据处理能力的DRAM装置，其特征在于：所述的DRAM存储装置内部集成一个或两个以上DRAM存储体。