[发明专利]自对准叠加双层多晶硅栅结构的制备方法

说明书

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种栅结构的制备 工艺。

背景技术

自对准叠加双层多晶硅栅结构(Self-alignment Stack Gate，简称SASG 结构)用途较为广泛，例如EEPROM的特定区域就需要制备SASG结构。请 参阅图1，SASG结构900包括上层的控制栅极930、中间的隔离薄膜920和 下层的写入栅极910。其中双层栅极930、910均为多晶硅，隔离薄膜920 为ONO(Oxide-Nitride-Oxide，氧化物-氮化物-氧化物)薄膜。SASG结构 900的下方是栅氧化层(gate oxide)3和有源区(active area)1。

在SASG结构制备之前，硅片形态如图2a所示。有源区1包括硅衬底、 外延层和其上的双阱等，有源区1上已经制备有STI(浅槽隔离)结构2。 硅片上已经生长了栅氧化层3，并在栅氧化层上淀积了多晶硅4。多晶硅4 将用于制备SASG结构的写入栅极。

请参阅图2b～图2g，传统的SASG结构的制备工艺包括如下步骤：

第1步，请参阅图2b，在多晶硅4上涂光刻胶6。通常在多晶硅4和 光刻胶6之间还涂有一层抗反射涂层(ARC)5以减少不希望的反射。曝光 显影后去除STI结构2上方的光刻胶以露出刻蚀窗口100，保留其余区域的 光刻胶6。刻蚀窗口100用于制备SASG结构的写入栅极隔离区。

第2步，请参阅图2c，采用干法等离子体刻蚀工艺，在刻蚀窗口100 刻蚀掉抗反射涂层5和多晶硅4，在刻蚀掉薄薄的一层STI结构2后刻蚀停 止，然后去除光刻胶6和抗反射涂层5。这一步定义出SASG结构的写入栅 极隔离区911。刻蚀掉的STI结构2的深度可以等同于栅氧化层3的厚度。

第3步，请参阅图2d，采用化学气相淀积工艺，在硅片表面淀积ONO 薄膜7，这一层薄膜7将用来为SASG结构的双层栅极作隔离。值得注意的 是，在刻蚀窗口100的侧壁(也是写入栅极隔离区911的边缘)上，ONO薄 膜7形成侧墙71，侧墙71具有垂直(或近似于垂直)侧壁。

第4步，请参阅图2e，在硅片表面淀积多晶硅8，这一层多晶硅8将 用于制备SASG结构的控制栅极。

第5步，请参阅图2f和图2g，在多晶硅8上涂光刻胶10，多晶硅8 和光刻胶10之间还可有抗反射涂层9。曝光显影后去除STI结构2上方的 光刻胶以露出刻蚀窗口200，保留其余区域的光刻胶10。

第6步，请参阅图2h，用干法等离子体刻蚀工艺，在刻蚀窗口200刻 蚀掉抗反射涂层9、多晶硅8和ONO薄膜7，直至ONO薄膜的水平底部被刻 蚀掉露出STI结构2时刻蚀停止，然后去除光刻胶10和抗反射涂层9。

请参阅图2i，这是上述第1步至第4步过程中硅片的俯视图，图2b～ 图2e均是图2i的A-A位置的剖视图。为清楚起见，图2i上仅表示了有源 区1、STI结构2和刻蚀窗口100，而省略了其他结构。刻蚀窗口100以椭 圆形示意，其完全落在STI结构2的范围内。写入栅极隔离区911就是刻 蚀窗口100的位置。值得注意的是，ONO薄膜7在刻蚀窗口100的一周侧壁 上都形成侧墙71，而不仅仅局限于图2i中A-A剖切线的位置。

请参阅图2j，这是上述第5步至第6步过程中硅片的俯视图，图2f是 图2j的A-A位置的剖视图，图2g和图2h是图2j的B-B位置的剖视图。 为清楚起见，图2j上仅表示了有源区1、STI结构2、写入栅极隔离区911、 光刻胶10和刻蚀窗口200，而省略了其他结构。光刻胶10贯穿硅片左右， 覆盖着写入栅极隔离区911的中间部分，露出写入栅极隔离区911的两端。 刻蚀窗口200贯穿硅片左右。

经过上述6步之后，SASG结构已制备完成，多晶硅4、8经刻蚀后分别 是SASG结构900的写入栅极910和930，ONO薄膜7经刻蚀后是双层栅极 930、910的隔离薄膜920。