[发明专利]视频解码过程中反离散余弦变换的硬件实现装置及方法

说明书

技术领域

本发明涉及一种数字视频编解码技术领域的装置及方法，具体是一种视频解码过程中反离散余弦变换的硬件实现装置及方法。

背景技术

MPEG2是由国际标准化组织(ISO)于1994年为实现视/音频服务与应用互操作的可能性而推出的压缩标准。MPEG2是较早推出的适合于广播级数字电视编码和传送的标准。AVS(数字音视频编解码技术标准)是由AVS工作组制定的一种多媒体信源编码标准。该技术标准的视频部分于2006年2月22日被颁布为中华人民共和国国家标准，标准号GB/T 20090.2-2006，于2006年3月1日起实施。H.264是由国际电信联盟(ITU)和国际标准化组织(ISO)于2003年5月共同发布的新一代视频压缩编解码标准。它目前已经得到了业界的广泛支持，不仅出现在了不同的行业应用中，而且也涉及各个国家、各个组织。MPEG2、AVS和H.264具有相似的技术特点，三者都要对预测编码产生的残差进行变换编码。变换编码把预测残差时域信号变换成频域信号。频域中，预测残差的频域信号能量大部分集中在低频区域，相对于时域信号码率有较大的下降。在MPEG2标准的视频部分中，对预测残差的变换编码的解码与IEEE的8x8反离散余弦变换标准规范Std 1180-1990一致，采用浮点的反离散余弦变换。AVS标准的视频部分中，对预测残差的变换编码的解码采用了8x8整数反离散余弦变换。H.264标准中，对预测残差的变换编码的解码采用了4x4整数反离散余弦变换和8x8整数反离散余弦变换的方法。按照MPEG2标准视频部分和AVS标准视频部分对反变换的规定，每计算一个像素点需要16次乘法和14次加法，代价非常高。而H.264标准实现反变换是一个效率很高且代价很低的移位加过程。

由于三种标准反变换都是对反离散余弦变换直接应用或改进后再应用的，有很大相似性。为了使视频解码器支持MPEG2、AVS和H.264三种标准，如果分别采用3个只支持单一标准的反变换模块，模块中会有三套相似的部分，这样会大大浪费资源。因此有必要寻找一种兼容三种标准的架构和代替运用大量乘法器来实现MPEG2标准视频部分和AVS标准视频部分规定的反离散余弦变换的方法。

经对现有技术文献的检索发现，李莉等人在“基于DA算法的二维DCT的FPGA实现”(《现代电子技术》2006年第10期)中提出了一种实现离散余弦变换的架构。该架构通过利用DA算法(分布式算法)，达到了用查找表模块和累加移位寄存器代替大量乘法器的效果。但是仍存在如下缺点：1、查找表的表值有很大的冗余，没有充分利用查找表表值的对称性，因而不是最优化的。2、只提出了8x8的离散余弦变换的方法和装置，没有考虑到对H.264标准中4x4离散余弦变换的兼容。

发明内容

本发明的目的在于针对现有技术的不足，提供一种视频解码过程中反离散余弦变换的硬件实现装置及方法，要解决的技术问题是，寻找一种比较简单的方法代替原来的乘加运算，并提出一种硬件架构兼容MPEG2、AVS和H.264三种视频编解码标准中规定的反离散余弦变换，从而达到节省资源的目的。

本发明是通过以下技术方案实现的：

本发明所涉及的视频解码过程中反离散余弦变换的硬件实现装置，包括行变换运算模块、行变换控制模块、列变换运算模块、列变换控制模块和转置RAM，其中：

行变换运算模块接收反量化后的预测残差变换系数，对预测残差系数通过查找表、累加移位处理完成一次8x8的反离散余弦变换，并把得到的行变换输出送给转置RAM；

列变换运算模块从转置RAM读出已经转置的8x8行变换输出，对行变换结果通过查找表、累加移位处理完成一次8x8的反离散余弦变换，得到反变换结果，即8x8个预测残差；

行变换控制模块控制行变换运算模块接收数据，以及完成一次8x8反离散余弦变换和把行变换结果存进转置RAM中；

列变换控制模块控制列变换运算模块从转置RAM中读出转置的行变换结果，以及完成一次8x8反离散余弦变换和把最终反离散余弦变换结果输出。

所述的一个行变换运算模块是指完成一次一维8x8反离散余弦变换的模块。它由一个取数据模块，16个不同的查找表，8个累加移位模块和一个后处理模块组成，其中：

取数据模块是在行变换控制模块的控制下完成一次读取8个16比特数据并产生查找表索引值的功能；

16个不同的查找表是存储了由MPEG2/AVS/H.264三个标准得到的反离散余弦变换系数矩阵算出的表值；