[发明专利]半导体元件及其制造方法有效
| 申请号： | 200810039106.7 | 申请日： | 2008-06-18 |
| 公开（公告）号： | CN101609815A | 公开（公告）日： | 2009-12-23 |
| 发明（设计）人： | 李秋德 | 申请（专利权）人： | 和舰科技（苏州）有限公司 |
| 主分类号： | H01L21/8247 | 分类号： | H01L21/8247;H01L27/115 |
| 代理公司： | 上海天翔知识产权代理有限公司 | 代理人： | 刘粉宝 |
| 地址： | 215025江苏省*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体 元件 及其 制造 方法 | ||
1.一种半导体元件的制造方法，其特征在于，包括：
提供第一导电型的基底，所述基底具有电路区、电容区与记忆胞区；
于所述电容区的所述基底中形成沟渠；
于所述记忆胞区的所述基底上形成第一介电层与第一导体层；
于所述电路区、所述电容区与所述记忆胞区的所述基底上形成第二介电层，所述第二介电层是由氧化硅层/氮化硅层/氧化硅层所组成；
移除所述电路区的所述第二介电层；
于所述电路区的所述基底上形成第三介电层；
于所述电路区、所述电容区与所述记忆胞区的所述基底上形成第二导体层；
于所述记忆胞区定义出第一闸极结构；
于所述电路区定义出第二闸极结构，以及于所述电容区定义出电容结构；以及
于所述第一闸极结构、所述第二闸极结构与所述电容结构二侧的所述基底中形成第二导电型的掺杂区。
2.根据权利要求1所述的半导体元件的制造方法，其特征在于，其中所述沟渠的形成方法包括：
于所述电路区、所述电容区与所述记忆胞区的所述基底中形成多个浅沟渠隔离结构；以及
移除所述电容区的所述浅沟渠隔离结构。
3.根据权利要求1所述的半导体元件的制造方法，其特征在于，其中所述第一介电层与所述第一导体层的形成方法包括：
于所述电路区、所述电容区与所述记忆胞区的所述基底上依次形成介电材料层与导体材料层；
形成图案化罩幕层，所述图案化罩幕层覆盖所述记忆胞区的至少部分所述导体材料层；
以所述图案化罩幕层为罩幕，移除部分所述导体材料层与所述介电材料层；以及
移除所述图案化罩幕层。
4.根据权利要求1所述的半导体元件的制造方法，其特征在于，其中定义出所述第一闸极结构的方法包括：
形成图案化罩幕层，所述图案化罩幕层覆盖所述电路区与所述电容区的所述第二导体层，以及覆盖所述记忆胞区的所述第一导体层上方的至少部分所述第二导体层；
以所述图案化罩幕层为罩幕，移除部分所述第二导体层、所述第二介电层、所述第一导体层与所述第一介电层；以及
移除所述图案化罩幕层。
5.根据权利要求1所述的半导体元件的制造方法，其特征在于，其中定义出所述第二闸极结构与所述电容结构的方法包括：
形成图案化罩幕层，所述图案化罩幕层覆盖所述记忆胞区、所述电路区的至少部分所述第二导体层，以及覆盖所述沟渠上方与周围的所述第二导体层；
以该图案化罩幕层为罩幕，移除部分所述第二导体层、所述第二介电层与所述第三介电层；以及
移除该图案化罩幕层。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于和舰科技（苏州）有限公司，未经和舰科技（苏州）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/200810039106.7/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
