[发明专利]数控振荡器

说明书

技术领域

本发明涉及一种数控振荡器。

背景技术

数控振荡器(DCO，Digital Control Oscillator)是用于响应于数控信号来合成一系列频率的电子系统。

IEEE TRANSACTIONS ON VLSI SYSTEMS，VOL.10，NO.5，OCTOBER2002中一篇名为“A Flying-Adder Architecture of Frequency and Phase SynthesisWith Scalability”的文章就公开了一种“Flying-Adder”结构的数控振荡器。所述数控振荡器的电路如图1所示为双通道结构，包括由第一加法器1、第一锁存器2、第二锁存器3和第一选择单元4构成的第一相位时钟选择通道，以及由第二加法器1′、第三锁存器2′、第四锁存器3′和第二选择单元4′构成的第二相位时钟选择通道。所述第一相位时钟选择通道和所述第二相位时钟选择通道用于选择所接收的相位时钟信号并输出。所述第一相位时钟选择通道和第二相位时钟选择通道输出的相位时钟经由第三选择单元5选择后输出至D触发器6，所述D触发器6的Q端经由反相器7接于D端，Q端输出CLK1、以及经反相器8反相的输出CLK2，CLK1、CLK2即是所述数控振荡器的输出信号。

所述数控振荡器电路包括下列输入信号：用于控制数控振荡器输出信号频率的数控信号FREQ<31:0>、参考时钟信号VCOOUT<31:0>、使能信号EN。所述第一加法器1和第二加法器1′分别接收数控信号FREQ<31:0>和数控信号FREQ<32:28>，用于对所述数控信号进行累加而分别获得相应的选择地址。第一加法器1输出的选择地址经过所述第一锁存器2、第二锁存器3进入第一选择单元4，而第二加法器1′输出的选择地址经过第三锁存器2′、第四锁存器3′进入第二选择单元4′。所述第一选择单元4和第二选择单元4′分别根据所获得的选择地址从参考时钟信号VCOOUT<31:0>中选择相应的相位时钟输出。第三选择单元5在选择端上的时钟信号为高时，选择输出第一相位时钟选择通道的相位时钟，在选择端上的时钟信号为低时，选择输出第二相位时钟选择通道的相位时钟。所述D触发器6在所接收的相位时钟为高时，将D端的值从Q端输出。

根据上述描述，所述数控振荡器通过从所述参考时钟信号中选择一个相位时钟来产生所需要的输出信号频率。然而，由于所述数控振荡器只能通过选择不同的相位时钟来产生输出信号频率，因此输出信号的频率范围较小。

发明内容

本发明提供一种数控振荡器，解决现有技术数控振荡器输出信号的频率范围较小的问题。

为解决上述问题，本发明提供一种数控振荡器，包括用于从所接收的参考时钟中选择相位时钟并输出的相位时钟选择单元；用于对所述相位时钟选择单元输出的相位时钟的有效脉冲进行计数，将计数结果与所接收的扩展数控信号比较，并根据比较结果和所接收的选择控制信号产生用于选择相位时钟有效边沿的选择信号的圈选择单元；以及用于根据所述圈选择单元输出的选择信号，在所接收的相位时钟的相应有效边沿输出所述相位时钟的锁存器。

所述圈选择单元包括：

计数单元，用于对接收的相位时钟的有效脉冲进行计数获得第一计数结果并发送给比较单元，用于对与所接收的相位时钟的相位相反的信号的有效脉冲进行计数获得第二计数结果并发送给比较单元；

比较单元，用于将所接收的第一计数结果与所接收的扩展数控信号比较，向选择单元输出第一比较结果，用于将所接收的第二计数结果与所接收的扩展数控信号比较，向选择单元输出第二比较结果；

选择单元，用于根据所接收的选择控制信号，将第一比较结果或第二比较结果输出作为相位时钟有效边沿的选择信号。

所述圈选择单元包括：

第一计数单元，用于对接收的相位时钟的有效脉冲进行计数，并将计数结果发送给第一比较单元；

第一比较单元，用于将第一计数单元发送的计数结果与所接收的扩展数控信号比较，向选择单元输出第一比较结果；

第二计数单元，用于对与所接收的相位时钟的相位相反的信号的有效脉冲进行计数，并将计数结果发送给第二比较单元；

第二比较单元，用于将第二计数单元发送的计数结果与所接收的扩展数控信号比较，向选择单元输出第二比较结果；

选择单元，用于根据所接收的选择控制信号，将第一比较结果或第二比较结果输出作为相位时钟有效边沿的选择信号。