[发明专利]人工神经网络算法的硬件实现方法及其系统

说明书

技术领域

本发明涉及一种人工神经网络算法，特别涉及一种通过FPGA硬件的人工 神经网络算法的硬件实现方法及其系统。

背景技术

人工神经网络是一种模拟人的直观性的思维，是一个非线性动力学系统， 其特点在于信息的分布式存储和并行协同处理。虽然单个神经元的结构极其简 单，功能有限，但大量神经元构成的网络系统所能实现的行为却是极其丰富多 彩的。人工神经网络的研究就是有效的利用了人大脑的这一特性，属于一门新 兴的边缘和交叉科学，对神经网络的研究，必定会对计算机科学和智能科学产 生深刻的影响，提高计算机的智能水平。

人工神经网络的实现技术主要可以分为软件实现和硬件实现两种类型。软 件实现依托于目前的高性能计算机，通过程序编制来模拟实现神经网络，随着 计算机处理能力的不断增强，这种技术的应用范围也越来越广。而硬件实现就 是借助于微电子、光电子技术用硬件直接实现神经网络。

软件实现人工神经网络的局限性在于软件实现人工神经网络是由支撑软 件运行的平台决定的，而目前的软件都是运行在单处理器的计算机或者工作站 上，这些计算机都是采用串行计算的方式来完成任务，因此其运算速度远未达 到实现实时神经网络的要求。虽然现在不断出现的多级流水线结构的专用数字 信号处理芯片从某种程度上为实现人工神经网络的并行处理提供了可能，但是 其单计算单元和总线冲突控制的限制使其不可能在同一时间完成多个神经元 加权和计算。

人工神经网络的硬件实现是基于不断发展的半导体技术的；所谓硬件实现 是指物理上的处理单元及通讯通道与一个实际应用的神经网络模型中的神经 元及连接一一对应。因此，要采用硬件实现的方式实现一个较大规模的人工神 经网络，需要耗费大量的硬件资源。

近几十年来，半导体工艺的发展一直遵循摩尔定律，面积不断增大的晶圆、 宽度不断减小的连线、更加先进的蚀刻工艺等都使得我们可以在一块芯片上集 成更多的晶体管，因而可以实现更大规模、更加复杂的神经网络。

尽管许多通过电脑程序的人工神经网络模拟已经被人们实现了，但电脑硬 件不是为神经网络处理而最优化的，同时微处理器和DSP并不合适于并行设 计。全并行的模块也可以使用ASIC或VLSI来实现，但由于其开发的昂贵性 和时间消耗太大，加之人工神经网络设计是仅针对一个目标的设计，所以并不 是很适合用于人工神经网络的开发。

发明内容

本发明的目的在于提供一种人工神经网络算法的硬件实现方法及其系统， 克服了现有的硬件实现技术的昂贵与占用硬件资源过大的缺陷，用VHDL实 现，便于硬件实现并且可以节省硬件资源。

本发明所解决的技术问题可以采用以下技术方案来实现：

一种人工神经网络算法的硬件实现方法，其特征在于，它包括如下的步骤：

(1)进行人工神经网络算法将算法结果拟合成神经元的Sigmoid函数；

(2)用硬件描述语言VHDL实现步骤(1)所述的算法。

所述的算法为将输入值看成随机脉冲，在给点标准脉冲输入的情况下，输 入的随机脉冲与标准脉冲之间的距离可看作是一系列随机事件，并服从正态分 布，将这些脉冲累加，拟合成神经元的Sigmoid函数。

所述人工神经网络算法的硬件实现方法还包括验证步骤，所述步骤为输入 (0，0)(0，1)(1，0)(1，1)对应的脉冲序列和权值，在输出端得到相应 的输出脉冲，与标准脉冲比较后，是否与异或算法的输出脉冲相符。

一种人工神经网络算法的系统，其特征在于，它包括顶层模块，所述顶层 模块由若干神经元模块组成，所述神经元模块的脉冲输入端输入给定的权值乘 积，其输出端通过正态分布随机发生器和非线性变换器拟合成神经元的 Sigmoid函数，再经过脉冲转换器，转换成脉冲输出。

所述人工神经网络算法的系统采用3-2-1网络，所述顶层模块包括3个输 入神经元、2个隐含层神经元、1个输出层神经元。

所述神经元模块由乘法器和累加器组成，在时钟同步信号的控制下从上层 神经元的输入串行进入神经元并和其权值相乘，相乘结果在累加器中累加。

所述神经元模块完成任务的时钟周期等于其连接上层网络的连接数目。

所述神经元模块是并行处理的，其从公共输入线上得到一个输入。