[发明专利]基于嵌入式NIOS软核的SPWM波形的形成方法及装置

说明书

技术领域

本发明涉及一种嵌入式系统，尤其涉及一种基于嵌入式NIOS软核的SPWM波形的形成方法及装置。

背景技术

正弦脉宽调制，即SPWM技术在以电压源逆变电路为核心的电力电子装置中有着广泛的应用，如何产生SPWM脉冲序列及其实现手段是SPWM技术的关键。

利用模拟比较法，对三角载波与正弦调制波进行比较，即可产生SPWM脉冲；利用数字算法和定时逻辑，也可产生SPWM脉冲。

目前已有多种微处理器芯片，如80C196MC、TMS320F240等，本身集成有数字化PWM发生电路。模拟方法简单直观，但与数字控制器接口不便，难以满足复杂要求；数字方法结构灵活，尤其是微处理器内置了PWM发生器的，使用更加方便。

通常状况下，微处理器通过定时中断服务程序产生SPWM脉冲，在每个载波周期必须进行中断处理，对处理速度要求较高，从而也限制了载波频率进一步的提高，同时微处理器的处理任务也更加繁重。微处理器中不确定的中断响应会导致PWM脉冲的相位抖动。

随着现代工业的要求和微电子技术的进步，交流传动已经迅速地从模拟控制转向数字控制，其中PWM技术与方法是其核心内容。但数字化PWM电路一直是设计中的难点，除了集成三相PWM发生器的80C196MC、TMS320F240等微处理器外，均采用中小规格集成电路设计思想产生SPWM，这是非常复杂的，往往使电路复杂、可靠性差。

下面介绍了一种用单片大规模FPGA实现的三相PWM发生器，它具有三相脉冲中心对称、PWM周期和死区时间可编程等特点，且性能优异、灵活性和可靠性高。

现有技术一：

利用FPGA现场可编程门阵列器件作为控制核心，结合DDS数字频率合成技术直接形成SPWM脉宽调制波。

现有技术二：

图1是用FPGA实现的PWM部分设计框图，它主要由脉宽寄存器、缓冲寄存器、周期寄存器、死区寄存器、死区发生器、数值比较器、控制逻辑等几部分构成。脉宽寄存器，决定三相PWM信号的脉宽；缓冲寄存器，实现对脉宽数据的双缓冲；周期寄存器，决定PWM的斩波周期；死区寄存器，决定上下桥臂的死区时间。脉宽寄存器在每个开关周期中由微处理器与更新一次，其输出数据经缓冲以后与基准计数器进行数值比较，得到三相PWM信号PA、PB、PC。再经过死区电路处理，最后产生6个中心对称的PWM驱动信号，驱动三相逆变器的6个功率器件。PWM算法可采用SPWM，即正弦PWM或者SVPWM，即空间矢量PWM。

FPGA中的基准计数器，用来产生类似模拟电路中的三角波基准，是一个最小计数值为0、最大计数值为周期寄存器中保存的数值、计数方向交替变化的可逆计数器。基准计数器单元在最大计数值时产生一个同步信号SYN，当它有效时将三个脉宽寄存器的数据存入各自的缓冲寄存器，实现双缓冲，使三个脉宽寄存器在SYN无效时可依次由微处理器更新而不影响最终的三相同步关系。同时基准计数器单元产生一个方向信号DIR，可作为微处理器的外部中断源(边缘触发方式)，在PWM开关周期的起始点产生中断。

微处理器软件设计较简单，在初始化阶段设置好周期寄存器、死区寄存器，以后只需在PWM中断服务程序中将计算好的三相脉宽数据分别送到各自的脉宽寄存器，然后退出中断服务程序，等待控制器在SYN脉冲控制下将三个脉宽寄存器的数据锁存到各自的缓冲寄存器中。在下一个PWM周期中输出相应的脉冲，同时中断被触发，便开始了下一个PWM中断服务程序。程序要求PWM中断服务程序运行时间小于PWM周期，由此决定了PWM最高运行频率。图2为PWM波形图。

现有技术三：

采用传统的HEF4752控制芯片组成的三相脉宽调制逆变器控制电路，该控制电路具有需要较多的外围元件，且编程较复杂等缺点.

以上现有技术的分别存在以下不足：在技术一中利用FPGA为控制核心结合DDS产生SPWM波形，这种方式产生的控制信号可以满足一般的控制系统的要求，但对于对时事性和控制精度要求都很高的UPS这种控制方式是远远不能满足系统的控制精度。

在技术二中控制系统的建立复杂且对设计人员不论在硬件和软件的要求都很高不利于技术的推广。

利用传统的专用控制芯片大大降低产品的可靠性，而对于UPS这种对可靠性要求极高的产品这种方式已经被全数字化控制方式所取代，高成本也是模拟控制方式所面临的巨大挑战，软件和硬件可移植性以及产品的生命周期在设计时就已经定型不利于产品的升级换代。

发明内容