[发明专利]一种乒乓控制的方法及装置

说明书

技术领域

本发明涉及数据缓存技术，尤其涉及一种乒乓控制的方法及装置。

背景技术

乒乓缓存(Ping Pong Buffer)机制是一种比较常用的增加数据带宽的缓存方式。可以用在任何一个需要读操作和写操作同时进行的系统中，也是专用集成电路(ASIC，Application Specific Integrated Circuit)设计中常用的方法，用于对数据流进行控制处理。

参见图1，是现有技术提供的乒乓控制的组成示意图。

乒乓控制的处理流程为：输入数据流通过“输入数据流选择单元”将数据流等时分配到两个数据缓冲区，在第一个缓冲周期，将输入的数据流缓存到“数据缓冲模块0”；在第二个缓冲周期，通过“输入数据流选择单元”的切换，将输入的数据流缓存到“数据缓冲模块1”，同时将“数据缓冲模块0”缓存的第一个周期数据通过“输出数据流选择单元”的选择，送到“数据流运算处理模块”进行运算处理；在第三个缓冲周期，通过“输入数据流选择单元”的再次切换，将输入的数据流缓存到“数据缓冲模块0”，同时将“数据缓冲模块1”缓存的第二个周期的数据通过“输出数据流选择单元”切换，送到“数据流运算处理模块”进行运算处理。如此循环。

现有技术提供的乒乓控制，比较常用的方法是使用两个双口随机缓存器(RAM，Random Access Memory)作为数据缓存区，每块RAM的两个端口分别定义为读出端口和写入端口。并使用周期性翻转信号作为乒乓控制信号，使得在某一时刻，其中一个双口RAM的写入端口被打开，读出端口关闭；同时，另一个双口RAM的读出端口被打开，写入端口关闭，这样无论何时读、写都不会同时操作同一块RAM，避免了读写冲突，而且对于读写电路来说两块RAM使用同一套地址。

发明人在实施本发明的过程中，发现上述现有的乒乓控制具有如下缺点：

现有技术中的乒乓控制信号是一个周期性定时翻转信号，在外部设备向数据缓存区写入数据时，如果外部设备不能准确知道乒乓控制信号的定时，那么在写数据过程中乒乓控制信号发生翻转，数据会写入两个缓存器，导致数据写入错误；且写数据和读数据具有相同的时间窗，不适用于写数据的速度比读数据的慢的情况。

发明内容

本发明实施例提供一种乒乓控制的方法及装置，使用多个数据缓存单元来实现交替的读写操作，可延长写数据的时间窗。

为解决的上述技术问题，本发明实施例提供了一种实现乒乓操作的方法，所述方法包括：

在数据发送方发出的写控制信号的控制下，依次对至少三个缓存单元进行写数据，且对缓存单元的写数据是在所述缓存单元的非读数据状态下进行；在定时计数信号的控制下，按周期依次对所述至少三个缓存单元进行读数据。相应地，本发明实施例还提供了一种乒乓控制的装置，所述装置包括：

缓存模块，包括至少三个缓存单元；

写数据控制模块，用于在数据发送方发出的写控制信号的控制下，依次对所述至少三个缓存单元进行写数据，且对缓存单元的写数据是在所述缓存单元的非读数据状态下进行；

读数据控制模块，用于产生定时计数信号，并在所述定时计数信号的控制下，按周期依次对所述至少三个缓存单元进行读数据。

实施本发明实施例提供的乒乓控制的方法及装置，具有以下有益效果：

由数据发送方控制缓存单元进行写操作切换，可避免在写入同一帧数据的过程中缓存单元发生切换，导致数据写入错误的问题；且在数据缓存区中使用多个缓存单元来实现交替的读写操作，可延长写数据的时间窗。

附图说明

图1是现有技术提供的乒乓控制的组成示意图；

图2是本发明实施例提供的乒乓控制的装置的组成示意图；

图3是如图2所示装置中写数据控制模块的组成示意图；

图4是如图2所示装置中读数据控制模块的组成示意图；

图5是本发明实施例提供的乒乓控制的方法的写数据的流程示意图；

图6是本发明实施例提供的乒乓控制的方法的读数据的流程示意图；

图7是本发明实施例提供的乒乓控制的装置的电路结构示意图；

图8是本发明实施例提供的乒乓控制的装置的写控制电路的结构示意图；

图9是如图7所示的乒乓控制的装置的读写时间窗的示意图。

具体实施方式

参见图2，是本发明实施例提供的乒乓控制的装置的组成示意图；

所述乒乓控制的装置主要包括：