[发明专利]焦平面的开窗口读出电路

权利要求书

1.一种焦平面的开窗口读出电路，其特征在于包括：

数据寄存器，用于传输和锁存窗口数据，包括输入端和输出端，输入端的输入数据用于控制读出像素的行、列起始地址和行、列窗口大小，输出端的输出数据即读出像素的行、列起始地址和行、列窗口大小；

行地址选择电路，用于将数据寄存器输出的二进制的行地址转换成格雷码编码的行地址并输出，接收行输出顺序改变信号用于控制行输出顺序，并对格雷码编码的行地址进行计数，当行地址计数到窗口结束行时，产生行地址溢出信号；

行窗口大小控制电路，用于对数据寄存器输出的行窗口大小进行计数并接收所述行地址溢出信号，当计数到满足窗口大小或接收到有效的行地址溢出信号时产生行选结束信号结束行选；

列地址选择电路，用于将数据寄存器输出的二进制的列地址转换成格雷码编码的列地址并输出，接收列输出顺序改变信号用于控制列输出顺序，并对格雷码编码的列地址进行计数，当列地址计数到窗口结束列时，产生列地址溢出信号；

列窗口大小控制电路，用于对数据寄存器输出的列窗口大小进行计数并接收所述列地址溢出信号，当计数到满足窗口大小或接收到有效的列地址溢出信号时产生列选结束信号结束列选。

2.如权利要求1所述的焦平面的开窗口读出电路，其特征在于所述数据寄存器包括由RS触发器级联构成的锁存器，所述输入数据通过所述输入端串行置入锁存器，分别从每一级RS触发器的输出端并行输出。

3.如权利要求1所述的焦平面的开窗口读出电路，其特征在于所述行地址选择电路包括行地址计数电路和行溢出控制电路，所述行地址计数电路包括级联的二进制加法计数器，所述二进制的行地址和行输出顺序改变信号通过异或门逻辑运算后输入到二进制加法计数器的数据输入端，二进制加法计数器对行地址进行计数；所述行溢出控制电路用于对二进制加法计数器的输出数据进行逻辑运算，当行地址计数到窗口结束行时，产生行地址溢出信号。

4.如权利要求1所述的焦平面的开窗口读出电路，其特征在于所述行窗口大小控制电路包括行窗口大小计数电路和行选结束控制电路，所述行窗口大小计数电路包括级联的二进制加法计数器，二进制加法计数器的输入端通过非门接收所述数据寄存器输出的行窗口大小数据并计数，所述行选结束控制电路用于对二进制加法计数器的输出数据和行地址溢出信号进行逻辑运算，当计数到满足窗口大小或接收到有效的行地址溢出信号时产生行选结束信号结束行选。

5.如权利要求1所述的焦平面的开窗口读出电路，其特征在于所述列地址选择电路包括列地址计数电路和列溢出控制电路，所述列地址计数电路包括级联的二进制加法计数器，所述二进制的列地址和列输出顺序改变信号通过异或门逻辑运算后输入到二进制加法计数器的数据输入端，二进制加法计数器对列地址进行计数；所述列溢出控制电路用于对二进制加法计数器的输出数据进行逻辑运算，当列地址计数到窗口结束列时，产生列地址溢出信号。

6.如权利要求1所述的焦平面的开窗口读出电路，其特征在于所述列窗口大小控制电路包括列窗口大小计数电路和列选结束控制电路，所述列窗口大小计数电路包括级联的二进制加法计数器，二进制加法计数器的输入端通过非门接收所述数据寄存器输出的列窗口大小数据并计数，所述列选结束控制电路用于对二进制加法计数器的输出数据和列地址溢出信号进行逻辑运算，当计数到满足窗口大小或接收到有效的列地址溢出信号时产生列选结束信号结束列选。