[发明专利]锁相环电路和无线装置

说明书

技术领域

本发明涉及锁相环(PLL-Phase Locked Loop)电路。而且涉及具备PLL电路的无线装置。 

背景技术

(第一现有结构) 

图13是表示有关第一现有结构的锁相环电路(以下称PLL电路)模块图。图13中的PLL电路，具备电压控制振荡器10、分频器31、第一相位比较器40、基准信号输入端子50、充电泵60以及滤波器70。 

对以上构成的PLL电路的工作原理，参照图13进行说明。 

分频器31以与从基准信号输入端子50被输入给第一相位比较器40的基准信号f_REF相同频率那样的分频比，对电压控制振荡器10的振荡信号f_VCO进行分频。第一相位比较器40输出从分频器31输出的振荡分频信号f_DIV与从基准信号输入端子50被输入的f_REF间的相位差。充电泵60将第一相位比较器40的输出信号转换为适于电压控制振荡器10的控制的信号。滤波器70使充电泵60的输出信号中的DC成分通过，并将控制电压施加给电压控制振荡器10。电压控制振荡器10以与从滤波器70输出的控制电压相应的频率f_VCO振荡。从电压控制振荡器10输出的振荡信号被输入到分频器31，此后重复以上的工作。 

重复以上工作，当从分频器31输出的f_DIV和从基准信号输入端子被输入的f_REF相一致时，图13的PLL电路被锁定。 

图14(a)是表示图13所示的PLL电路中的振荡频率f_VCO的时间变化的特征图。图14(b)是表示分频器31的电流i_DIV的时间变化的特征图。图14(a)中，纵轴为电压控制振荡器10的振荡频率f_VCO。图14(b)中，纵轴为分频器电流i_DIV。横轴的t_E时刻表示图13的PLL电路被锁定的时刻。图14(a)的纵轴上的f_L、f_H、f_LL、f_HH、f_E 分别表示电压控制振荡器10的使用下限频率、使用上限频率、f_L-余量(margin)、f_H+余量、锁定频率。而图14(b)的纵轴上的i_fL、i_fH、i_fLL、i_fHH表示f_VCO分别为f_L、f_H、f_LL、f_HH时，分频器31以设定的分频比进行分频时所需要的电流。通常，分频器为了对高频成分进行分频，需要较大的电流。而且，如图14(a)所示，电压控制振荡器10的振荡频率范围是考虑PLL电路的制作偏差、PLL锁定后的温度变化和电源电压的变化等，因而在使用范围上加上余量而被设计的。 

如图14所示那样，图13所示的PLL电路，振荡频率有可能为f_HH，因此分频器31需要i_fHH电流。 

(第二现有结构) 

图15是表示有关第二现有结构的PLL电路模块图。图15的PLL电路是在图13所示的PLL电路上增加电压转换器80和第二相位比较器92的结构。图16是表示构成图15中的PLL电路的电压控制振荡器11和电压转换器80的一具体构成例的图。 

对以上构成的PLL电路的工作原理，参照图15和图16进行说明。 

第二相位比较器92，在对f_DIV和f_REF的相位差(频率差)取时间平均，且f_DIV和f_REF的相位差被调整到预先规定的范围内时，输出控制信号。电压转换器80根据从第二相位比较器92输出的信号，转换施加给电压控制振荡器11的电压。 

如图16所示，电压转换器80由可变电容电压输出端子801、控  制输入端子802、恒压源803、充电泵电压输入端子804以及开关805组成。控制输入端子802与第二相位比较器92的输出相连接。充电泵电压输入端子804与滤波器70的输出相连接。