[发明专利]电位切换器

说明书

技术领域

本发明涉及一种电位切换器，特别涉及一种低消耗功率与低传递延迟(propagation delay)的电位切换器。

背景技术

一般来说，电位切换器是使用于具有不同电压源的电路之间。也就是说，利用电位切换器可使得两个不同电压源的电路可以进行信号的传递。

请参照图1，其所绘示为公知电位切换器。该电位切换器包括第六PMOS晶体管(P6)、第七PMOS晶体管(P7)、第六NMOS晶体管(N6)、第七NMOS晶体管(N7)、第一非门(Not gate)10、与第二非门20。

该电位切换器属于交错连接式电位转换器(cross coupled level converter，CCLC)的设计。其中，第六PMOS晶体管(P6)与第七PMOS晶体管(P7)源极连接至高电压源(VDDH)，第六PMOS晶体管(P6)栅极连接至第七PMOS晶体管(P7)漏极，第七PMOS晶体管(P7)栅极连接至第六PMOS晶体管(P6)漏极。第六NMOS晶体管(N6)漏极连接至第六PMOS晶体管(P6)漏极，第六NMOS晶体管(N6)源极连接至接地端。第七NMOS晶体管(N7)漏极连接至第七PMOS晶体管(P6)漏极，第七NMOS晶体管(N7)源极连接至接地端。再者，第一非门10连接至低电压源(VDDL)，信号输入端(IN)连接至第七NMOS晶体管(N7)栅极以及第一非门10的输入端，而第一非门10的输出端连接至第六NMOS晶体管(N6)栅极。再者，第二非门20连接至高电压源(VDDH)，而第七NMOS晶体管(N7)漏极连接至第二非门20的输入端，而第二非门20的输出端即为信号输出端(OUT)。

由图1的电位切换器可知，信号输入端(IN)的高电位为低电压源(VDDL)而低电位为接地电压；信号输出端(OUT)的高电位为高电压源(VDDH)而低电位为接地电压。当信号输入端(IN)由低电位改变至高电位时，第六NMOS晶体管(N6)关闭(off)，第七NMOS晶体管(N7)开启(on)使得第二非门20接收到低电位而输出高电位。当信号输入端(IN)由高电位改变至低电位时，第七NMOS晶体管(N7)关闭(off)，第六NMOS晶体管(N6)开启(on)，因此，第七PMOS晶体管(P7)开启，第六PMOS晶体管(P6)关闭，使得第二非门20接收到高电位而输出低电位。

上述的电位切换器设计容易但是具有非常多的缺点，例如，交错连接的第六PMOS晶体管(P6)与第七PMOS晶体管(P7)在信号输入端(IN)改变状态时会产生竞赛问题(racing problem)。也就是说，由于竞赛问题会导致节点A与节点B到达稳态(steady state)的时间，因此会增加传递延迟(propagationdelay)，而当竞赛问题出现时更会使得电位切换器消耗更多的功率。再者，由上述的说明可知，信号输入端(IN)由低电位改变至高电位时转换时间较快，而信号输入端(IN)由高电位改变至低电位时转换时间较慢，也就是说，该电位切换器信号转换的时间会不平衡(non-balance)。

请参照图2，其所绘示为美国专利号US7145363所公开的电位切换器。该电位切换器包括第八PMOS晶体管(P8)、第九PMOS晶体管(P9)、第八NMOS晶体管(N8)、第九NMOS晶体管(N9)、第十NMOS晶体管(N10)、第十一NMOS晶体管(N11)、第三非门30、第四非门40、与第五非门50。