[发明专利]Ⅲ－Ⅴ族化合物半导体衬底制造方法

说明书

发明背景

技术领域

本发明涉及一种制造III-V族化合物半导体衬底的方法。

相关技术描述

III-V族化合物半导体衬底是通过由晶锭切割下衬底，并抛光和接着清洗衬底表面而制造的。(参考文献：日本未审专利申请公布No.H05-291231。)

然而，抛光III-V族化合物半导体衬底的表面会使该表面受到损伤。因而，降低了该衬底的光致发光强度(PL强度)。如果追求杰出的器件特性，那么在带有损伤的III-V族化合物衬底的表面上形成半导体器件是徒劳无用的。

假设抛光在III-V族化合物衬底上造成了表面损伤，本发明人研究干蚀刻抛光后表面作为移除受损材料的方法。他们研究的结果证实提高了III-V族化合物衬底的PL强度。不过，为了生产特别优良的器件特性，寻求进一步提高III-V族半导体衬底PL强度。

发明内容

考虑到上述的情形，本发明的一个目的是使得能够得到一种III-V族化合物半导体衬底制造方法，利用该方法能够提高III-V族衬底的PL强度。

为了解决上面讨论的问题，本发明的III-V族化合物半导体衬底制造方法包括：抛光片状III-V族化合物半导体晶片的表面的抛光步骤；在抛光步骤之后，清洗所述III-V族化合物半导体晶体的表面的清洗步骤；在清洗步骤之后的第一干蚀刻步骤，该步骤对用来承载III-V族化合物半导体晶体的电极施加第一偏压功率，并在其间使用第一含卤素气体对所述的III-V族化合物半导体晶体表面进行第一干蚀刻；和在第一干蚀刻步骤之后的第二干蚀刻步骤，该步骤对该电极施加小于第一偏压功率的第二偏压功率，且在其间使用第二含卤素气体对所述的III-V族化合物半导体晶体表面进行第二干蚀刻。

这里，在第一和第二干蚀刻步骤中分别使用的第一和第二含卤素气体可以是相同的类型，或者可以彼此不同。

在本发明的III-V族化合物半导体衬底制造方法中，在抛光步骤期间，III-V族化合物半导体晶体表面被损伤。随后，通过在清洗步骤之后执行第一和第二干蚀刻步骤可以移除该损伤。此外，第二干蚀刻中的偏压功率比第一干蚀刻中的偏压功率小的情况意味着III-V族化合物半导体晶体表面较不可能被第二干蚀刻自身损伤。由此可以提高III-V族化合物半导体衬底PL强度。

此外，在抛光步骤中，优选抛光III-V族化合物半导体晶体表面直至表面的算术平均粗糙度减少到50_或更小。

将意识到，算术平均粗糙度可以在抛光步骤中例如通过减小磨粒的平均粒径而减少。

用如上所述的方式进行抛光使得第二干蚀刻步骤之后的算术平均粗糙度(Ra₂)小于第一干蚀刻步骤之前的算术平均粗糙度(Ra₁)。由于这个原因，可以提高III-V族化合物半导体衬底表面的平坦性。

而且，优选：III-V族化合物半导体晶体表面具有III族元素物质面和V族元素物质面；该抛光步骤包括化学抛光III-V族化合物半导体晶体表面的化学抛光工序；且作为在化学抛光工序中使用的化学溶液和在清洗步骤中使用的清洗溶液的至少一个，利用包含双氧水、硫酸、盐酸、硝酸和氢氟酸中的至少一种的溶液。

这里，术语“化学抛光”指的是包括所谓的化学机械抛光(CMP)。

使用这种溶液使得能够防止V族元素物质面(例如N面)在化学抛光步骤和清洗步骤中的至少一个中被化学溶液和清洗溶液中的至少一种相对于III族元素物质面选择性蚀刻。防止这种选择性蚀刻抑制III族元素物质面和V族元素物质面之间的高度差增加，意味着能够提高III-V族化合物半导体衬底表面的平坦性。

此外，III-V族化合物半导体晶体优选包含Ga、In和Al中的一种作为III族元素物质，以及包含As、P和N中的至少一种作为V族元素物质。

在这种III-V族化合物半导体晶体中，III族元素物质和V族元素物质的原子量比较小，这便利抛光和干蚀刻III-V族化合物半导体晶体表面。

本发明提供一种能够提高III-V族化合物半导体衬底PL强度的III-V族化合物半导体衬底制造方法。

附图说明

图1是示意性地示出通过包括本发明实施例的III-V族化合物半导体衬底制造方法制造的III-V族化合物半导体衬底的斜视图。

图2是表示包括本实施例的III-V族化合物半导体衬底制造方法中的步骤的流程图。

图3是示意性示出等离子体蚀刻设备的图。