[发明专利]集成半导体存储装置的制造方法及相应的半导体存储装置

说明书

技术领域

本发明涉及集成半导体存储装置的制造方法以及相应的半导体存储装置。

背景技术

尽管理论上可应用于任意的集成半导体存储装置，但将对应于硅技术中的集成DRAM存储电路解释下列发明和潜在的问题。具体地，按比例降低到100nm以下的这一代的DRAM技术提出了很大的挑战。

为了考虑到节点接触(选择晶体管与单元电容器的接触)必须经过位线以接触位线上的电容器以及位线接触必须位于对应位线下方的中心处，当今的堆叠DRAM存储单元阵列具有相对于位线成角度的有源区线(area line)。

成角度的有源区线具有涉及阵列边缘的缺点，因此难以发现节省空间的可印刷溶液来终止该线。成角度的有源区线产生了对字线通常垂直于位线延伸的阵列装置更好的重叠敏感性。成角度的有源区线也减小了节点接触和位线接触的接触面积。

发明内容

根据权利要求1的本发明的第一方面，集成半导体存储装置的制造方法包括以下步骤：提供半导体衬底；在所述半导体衬底上形成多条有源区线，每条有源区线均包括具有相应的字线接触、位线接触和节点接触的多个存储单元选择晶体管；形成多个填充绝缘槽，配置在所述有源区线之间；形成多个重布线带，每一个重布线带都将存储单元选择晶体管的相关节点接触从有源区线重布线到相邻的填充绝缘槽上方，以形成相应的重布线节点接触；形成与所述有源区线对准并且在所述有源区线上延伸的多条位线，位线连接到相应的有源区线的存储单元选择晶体管的位线接触；形成垂直于所述位线延伸的多条字线，字线连接到对应的有源区线的存储单元选择晶体管的字线接触；以及形成多个存储单元电容器，每个存储单元电容器都连接到相关的存储单元选择晶体管的相应重布线节点接触。

根据权利要求10的本发明的第二方面，集成半导体存储装置包括：半导体衬底；多条有源区线，形成在所述半导体衬底中，每条有源区线均包括具有相应的字线接触、位线接触和节点接触的多个存储单元选择晶体管；多个填充绝缘槽，配置在所述有源区线之间；多个重布线带，每个重布线带都将存储单元选择晶体管的相关节点接触从有源区线重布线到相邻的填充绝缘槽上方，以形成相应的重布线节点接触；多条位线，与所述有源区线对准并且在所述有源区线上延伸，位线连接到相应的有源区线的存储单元选择晶体管的位线接触；多条字线，垂直于所述位线延伸，字线连接到对应的有源区线的存储单元选择晶体管的字线接触；以及多个存储单元电容器，每个存储单元电容器都连接到相关存储单元选择晶体管的相应重布线节点接触。

根据权利要求16的本发明的第三方面，存储单元包括：半导体衬底；有源区线，形成所述半导体衬底中，该有源区线包括具有字线接触、位线接触和节点接触的存储单元选择晶体管；填充绝缘槽，配置为与所述有源区线相邻；重布线带，将所述存储单元选择晶体管的节点接触从所述有源区线重布线到上面的所述相邻的填充绝缘槽，以形成重布线节点接触；以及存储单元电容器，连接到所述存储单元选择晶体管的所述重布线节点接触。

本发明提供了一种集成半导体存储结构，其可以通过例如间距加倍技术来容易地实现。在半导体表面上以第一等级对节点接触进行重布线成为可能。优选地，重布线层等同于外围支持装置的栅极堆叠层。根据本发明，可以实现垂直于字线延伸的直的有源区线和位线。这导致用于节点的改进的接触电阻，这是因为在栅极堆叠内的硅表面附近提供到金属过渡的掺杂硅，从而可以形成较大的金属硅过渡区。根据本发明，根据作为多晶硅接触的现有技术状态的节点接触可以被形成为金属接触。此外，根据本发明的布置甚至适于具有2.3F*2.3F的6F²单元，其中，F是所使用技术的临界尺寸。由于有源区线、位线和字线不再成角度，因此可以省去一层。作为另一优点，由于在栅极导体层不存在自对准接触，所以可以使用逻辑类装置(logic-like device)。

附图说明

在附图中：

图1A至图1G示出了用于表示根据本发明第一实施例的集成半导体存储装置的制造方法的示意性布置图，即，a)为平面图，b)为沿a)的线II-II的截面图，以及c)为沿图a)的线I-I的截面图；

图1G，d)示出了根据本发明第一实施例的重布线节点接触与单元电容器的电连接；

图2示出了用于表示根据本发明第一实施例的集成半导体存储装置的示意性布置图；

图3示出了用于表示根据本发明第二实施例的集成半导体存储装置的示意性布置图；以及

图4示出了用于表示根据本发明第三实施例的集成半导体存储装置的示意性布置图。

在附图中，相同的参考标号表示相同或基本相同的组件。

具体实施方式