[发明专利]非易失性存储器晶体管、堆叠式存储装置及其制造方法

说明书

本申请要求于2007年2月12日在韩国知识产权局(KIPO)提交的第10-2007-0014553号韩国专利申请的优先权，其全部内容包含于此以资参考。

技术领域

示例实施例涉及一种非易失性存储器晶体管、一种具有该非易失性存储器晶体管的非易失性存储装置以及制造它们的方法。其它的示例实施例涉及一种具有多晶硅鳍的非易失性存储器晶体管、一种具有该非易失性存储器晶体管的堆叠式非易失性存储装置以及制造它们的方法。

背景技术

在采用包括形成在半导体基底上的栅电极和形成在栅电极两侧的结区(junction region)的平面型晶体管的半导体装置中，由于半导体装置的集成度的提高，所以已经做出了减小沟道长度的尝试。然而，当减小沟道长度时，会发生短沟道效应，例如漏致势垒降低(DIBL)、热载流子效应(hot carrier effect)和穿通(punch through)。为了防止或减少这样的短沟道效应，已经引入了各种方法，包括减小结区深度的方法以及通过在沟道中形成槽(groove)来扩展沟道的相对长度的方法。然而，随着沟道的长度减小至大约50nm情况下，防止或减少这样的短沟道效应的方法也达到了极限。

发明内容

示例实施例提供一种能够克服例如短沟道效应的限制并实现半导体装置的提高的集成度的非易失性存储器晶体管、一种具有该晶体管的堆叠式非易失性存储装置、一种制造该晶体管的方法以及一种制造该装置的方法。

根据示例实施例，提供一种堆叠式非易失性存储装置。所述装置可以包括从半导体基底向上突出的有源鳍。至少一个第一电荷存储图案可以在有源鳍的顶表面和侧壁上。至少一条第一控制栅极线可以在所述至少一个第一电荷存储图案的顶表面上，并可以与有源鳍交叉。层间介电层可以形成在至少一条第一控制栅极线上。多晶硅鳍可以形成在层间介电层上。至少一条第二电荷存储图案可以在多晶硅鳍的顶表面和侧壁上。至少一条第二控制栅极线可以在至少一个第二电荷存储图案的顶表面上，并可以与多晶硅鳍交叉。

根据示例实施例，提供一种非易失性存储器晶体管。所述晶体管可以包括形成在基底上的支撑部分。多晶硅鳍可以形成在支撑部分上，并且可具有宽于支撑部分的宽度的宽度。电荷存储图案可以在多晶硅鳍的顶表面、侧壁和底表面上。控制栅极线可以在电荷存储图案的顶表面上，并与多晶硅鳍交叉。

根据示例实施例，提供一种生产堆叠式非易失性存储装置的方法。所述方法可包括在半导体基底中形成限定有源鳍的沟槽。可以在沟槽的下部区域中形成装置分隔层，使得可以在装置分隔层之上暴露有源鳍的上部区域。至少一个第一电荷存储图案可以在有源鳍的顶表面和侧壁上，并且至少一条第一控制栅极线可以在至少一个第一电荷存储图案的顶表面上，并可以与有源鳍的顶表面交叉。层间介电层可以在至少一条第一控制栅极线上。多晶硅鳍可以在层间介电层上。至少一个第二电荷存储图案可以在多晶硅鳍的顶表面和侧壁上。至少一条第二控制栅极线可以在至少一个第二电荷存储图案的顶表面上，并与多晶硅鳍交叉。

根据示例实施例，提供一种制造非易失性存储器晶体管的方法。所述方法可以包括在基底上形成绝缘层。可在绝缘层上形成多晶硅鳍。可以各向同性蚀刻绝缘层，从而在多晶硅鳍之下形成底切并形成位于多晶硅鳍之下的支撑部分。电荷存储图案可以在多晶硅鳍的顶表面、侧壁和底表面上，并且控制栅极线可以在电荷存储图案的顶表面上，并可以与多晶硅鳍交叉。

附图说明

通过下面结合附图的详细描述，将更清楚地理解示例实施例。图1A至图12B示出了如这里描述的非限制性的示例实施例。

图1A至图1E是顺序示出了根据示例实施例的制造具有多晶硅鳍的非易失性存储器晶体管的方法的透视图；

图2A至图2D是顺序示出了根据示例实施例的制造具有多晶硅鳍的非易失性存储器晶体管的方法中的一些工艺的透视图；

图3是示出了根据示例实施例的多晶硅鳍的扫描电子显微镜(SEM)照片；

图4A和图4B是示出了根据示例实施例的非易失性存储器晶体管的一部分的透射电子显微镜(TEM)照片；

图5A和图5B是分别示出了根据示例实施例的非易失性存储器晶体管以及传统的具有平面型多晶硅层作为沟道层的非易失性存储器晶体管的Id-Vg曲线的曲线图；

图6是示出了根据示例实施例的非易失性存储器晶体管以及传统的具有平面型多晶硅层作为沟道层的非易失性存储器晶体管的编程/擦除窗口的曲线图；