[发明专利]具有双金属栅极的互补金属氧化物半导体元件的制作方法

说明书

技术领域

本发明有关于一种具有双金属栅极(dual metal gate)的互补金属氧化物半 导体(complementary metal-oxide semiconductor，以下简称为CMOS)元件的制 作方法，尤指一种实施后栅极(gate last)工艺的具有双金属栅极CMOS元件 的制作方法。

背景技术

随着CMOS元件尺寸持续微缩，传统方法中利用降低栅极介电层，例 如降低二氧化硅层厚度，以达到最佳化目的的方法，面临到因电子的穿遂效 应(tunneling effect)而导致漏电流过大的物理限制。为了有效延展逻辑元件的 世代演进，高介电常数(以下简称为High-K)材料因具有可有效降低物理极限 厚度，并且在相同的等效氧化物厚度(equivalent oxide thickness，以下简称为 EOT)下，有效降低漏电流并达成等效电容以控制沟道开关等优点，而被用以 取代传统二氧化硅层或氮氧化硅层作为栅极介电层。

而传统的多晶硅栅极则因硼穿透(boron penetration)效应，导致元件效能 降低等问题；且多晶硅栅极更遭遇难以避免的空乏效应(depletion effect)，使 得等效的栅极介电层厚度增加、栅极电容值下降，进而导致元件驱动能力的 衰退等困境。故目前便有新的栅极材料被研制生产，其利用双功能函数 (double work function)金属来取代传统的多晶硅栅极，用以作为匹配High-K 栅极介电层的控制电极。

双功能函数金属栅极或与NMOS元件搭配，或与PMOS元件搭配，因 此使得相关元件的集成技术以及工艺控制更形复杂，且各材料的厚度与成分 控制要求亦更形严苛。举例来说，在传统双功能函数金属栅极的前栅极(gate first)工艺中，会在形成金属栅极后经过源极/漏极超浅结活化回火以及形成金 属硅化物等工艺，而在如此严苛的热预算环境下，常会发现元件的宽带电压 (flat band voltage，以下简称为V_fb)并未随着高介电常数介电层的EOT降低而 呈线性的上升或下降。请参阅图1，图1为一PMOS元件的High-K栅极介 电层EOT与V_fb的关系图。如图1所示，元件的V_fb与EOT并未呈现预期的 线性关系，反而在EOT减小时突然发生降低，而此V_fb下降(roll-off)的情形 在PMOS元件上尤其显著。

因此，如何能在不再增加工艺复杂度的前提下，有效的解决上述元件 V_fb下降的问题，为一值得探讨的问题。

发明内容

因此，本发明的一目的在于提供一种可有效解决元件V_fb下降问题的具 有双金属栅极的互补金属氧化物半导体元件的制作方法。

根据本发明所提供的权利要求，提供一种具有双金属栅极的互补金属氧 化物半导体(CMOS)元件的制作方法。该方法包含有提供一基底，该基底表 面定义有第一有源区域、第二有源区域、以及一用以电性隔离该第一有源区 域与该第二有源区域的浅沟隔离(shallow trench isolation，STI)。接下来在该 第一有源区域与该第二有源区域内分别形成第一导电型晶体管与第二导电 型晶体管，并进行一自对准金属硅化物(salicide)工艺。随后在该基底上形成 一内层介电层(inter-level dielectric layer，ILD)，且该内层介电层暴露出该第 一导电型晶体管与该第二导电型晶体管的顶部。之后，进行第一蚀刻工艺， 用以移除该第一导电型晶体管部分的第一栅极，而在该第一有源区域内形成 一开口(opening)，且该第一导电型晶体管的一高介电常数栅极介电层暴露于 该开口的底部。最后在该开口内至少形成第一金属层。