[发明专利]具有高崩溃电压与高电阻值的半导体结构及其制造方法

说明书

技术领域

本发明有关一种半导体结构及其制造方法，且特别是有关一种具有高崩溃电压与高电阻值的半导体结构，以及其制造方法。

背景技术

半导体元件的制造技术中，其重要的目标之一，就是建造一个具有高电阻值与理想I-V曲线的电阻元件。请参照图1及图2，图1的半导体结构和图2皆图示说明P型阱式的电阻元件；然而，其中是各有利弊的。由图1所绘示一种传统电阻元件的剖面示意图，其传统电阻元件1包括：一P型基板10(如一P型硅基板)；一N型深阱12形成在P型基板10之内；一对P型阱13a及13b形成在P型基板10之内且分别紧邻在N型深阱12旁；一P型阱14形成在N型深阱12之内；一对P型掺杂区17a及17b形成在P型阱14之内；以及，一n型掺杂区19形成在N型深阱12之内并与P型阱14相隔一间距，并且P型阱13a及13b所注入的量是高于P型阱14所注入的量。另外，一低电压端(LV)电性连接至P型掺杂区17a，而一高电压端(HV)电性连接至P型掺杂区17b及N型深阱12内的n型掺杂区19，其作用是防止寄生元件(pnp)在任何时候被导通的。

请参考图2，其显示出图1的传统电阻元件的典型I-V曲线。以图1的电阻元件1的结构而言，典型的接面崩溃(junction breakdown)是发生在N型深阱12与P型阱13a或13b的界面上。再如图2所示，当电阻元件1操作于电压V1时，接面崩溃会发生且电流会陡然地增加。根据图2的I-V曲线，其图1的电阻元件1是具有“硬性崩溃”(hard breakdown)特性的。相较于其他结构，如图1所示的半导体结构，其电阻元件1的缺点是：电阻值(由P型阱14所决定)较低。

请参考图3，其绘示另一种传统电阻元件的剖面示意图，其传统电阻元件3包括：一P型基板30(如一P型硅基板)；一N型深阱32形成在P型基板30中；一对P型阱33a及33b形成在P型基板30之内且分别紧邻在N型深阱32旁；一P型体35形成在N型深阱32之内；一对P型掺杂区37a及37b形成在P型体35之内；以及，一n型掺杂区39形成在N型深阱32之内并与P型体35相隔一间距，并且P型阱33a及33b所注入的量是高于P型体35所注入的量，此是为了有更好的绝缘作用。同样地，一低电压端(LV)连接至P型掺杂区37a，而一高电压端(HV)连接至P型掺杂区37b及n型掺杂区39。

电阻元件1和3的区别是在于决定其结构中电阻值的部分(即分别为P型阱14和P型体35)，P型体35的注入量(implant dosage)是低于P型阱14的注入量，因此如图3所示的电阻元件3的电阻值是大于如图1所示的电阻元件1的电阻值。

现今的半导体应用，在相同大小的电阻元件中，具有较高的电阻值，以及具有高崩溃电压而且为硬性崩溃，是较受喜爱且实用的。倘若电阻元件可以更小且具有更高电阻值，且其崩溃电压是相对较高的，其在高操作电压下的应用范围将会更广。再者在具有硬性崩溃的电压特性下，电阻元件的特性将更明显也更稳定。

虽然期望制造一具高电阻值的电阻元件，但如图3所示的半导体结构，其具有高电阻值的电阻元件3在应用时仍有多项值得考量的问题，例如不适合在高电压之下操作。请参考图4，其显示出图3传统电阻元件的典型I-V曲线。以图3的电阻元件3的结构而言，典型的接面崩溃是发生在P型体35与P型掺杂区37a或37b的界面上。再如图4所示，当电阻元件3操作于电压V₂与电压V₂’之间时，会产生漏电流(leakage current)，以及接面崩溃必须在操作电压达到电压V₂’时才会明显地产生。

根据图4的I-V曲线，其图3的电阻元件3是具有“软性崩溃(soft breakdown)”的特性，在应用上是不受喜爱的。依照图4的I-V曲线，电阻元件3的操作电压需低于电压V₂，且与图1的电阻元件1的操作电压比较下，电压V₂是相对较小于电压V₁，因此，电阻元件3虽然具有较高电阻值却是不适合操作于高电压之下的。

发明内容

有鉴于此，本发明的目的是提供一种半导体结构及其制造方法，半导体结构具备有高崩溃电压及高电阻值的特性。