[发明专利]双功函数半导体装置及其制造方法

说明书

技术领域

本发明涉及一种半导体制造技术，且特别涉及一种具有双功函数(dualwork function)的互补型金属氧化物半导体装置(CMOS device)的制造方法

背景技术

为了制备出互补型金属氧化物半导体装置(CMOS device)，需要分别形成用于如N型金属氧化物半导体(NMOS)装置以及P型金属氧化物半导体(PMOS)装置的两种截然不同功函数的晶体管栅极。由于栅极的功函数主要由采用的栅电极(gate electrode)的材料所决定，因此双功函数(dual work function)的需求通常导致了在同一栅介电材料上使用了两种不同栅电极材料，尤其是使用了两种不同的金属材料。这种工艺流程或工艺整合情形十分麻烦且包括了为数不少的工艺步骤。

发明内容

有鉴于此，本发明提供了一种双功函数半导体装置及其制造方法，以解决现有技术中的问题。

在本发明中揭示了具有双功函数的CMOS装置的制造方法，上述方法提供了一种较为简化的工艺流程。在PMOS晶体管以及NMOS晶体管中皆使用了相同栅电极材料并且适度调整了个别晶体管栅极的功函数。调整功函数的方法可为(1)对栅介电层进行注入或(2)在栅电极以及主栅介电层材料间插入介电上盖层以及/或(3)在形成完全金属硅化物栅极的前注入主电极。本发明适用于具有完全金属硅化栅极的装置。

本发明的目的在于提供一种双功函数半导体装置的制造方法。上述方法包括在基底的第一区域上形成第一装置以及在该基底的第二区域上形成第二装置。依据本发明的实施例，在基底的第一区域上形成第一装置以及在该基底的第二区域上形成第二装置包括下列步骤：

在该基底的该第一区域与该第二区域上形成介电层，位于该第一区域内的该介电层以及位于该第二区域内的该介电层具有相同特性，例如相同材料、相同厚度等；以及

提供栅电极于该第一区域与该第二区域的该介电层之上，位于该第一区域内的该栅电极与位于该第二区域内的该栅电极具有相同特性，例如相同材料、相同厚度等。

依据本发明上述目的的一种双功函数半导体装置的制造方法还包括：形成上盖层于该第一区域上并介于该介电层与该栅电极之间，以改变该第一区域内的该第一装置的功函数；以及注入杂质于该栅介电层与该栅电极间的界面处，以改变该第二区域内的该第二装置的功函数。

本发明的实施例的优点在于不需要对于栅材料进行选择性的移除。如金属或完全金属硅化物的共用导电栅电极可用于nmos与pmos装置中。相较于现有具有双相FUSI CMOS方法(对于nmos采用NiSi而对于pmos采用Ni-rich)所遭遇问题，如此降低了或甚至消除了可能发生于N+/P+界面的问题。而在后一种实施情形中，对于高密度应用中介于NiSi(nmos)与Ni-rich(pmos)栅电极之间的界面长度极为重要。而在nmos与pmos的共同相完全金属硅化电极将提供了用于FUSI CMOS整合工艺的较高的工艺裕度。并具有更多的制造优点。

依据本发明的实施例，功函数的调整可通过采用栅介电层而改变。其可通过覆盖与注入方式所达成并仍可保持极低的等效氧化物厚度(EOT)在尽量低的程度。这种EOT需求意谓着并非可通过沉积或注入任意物所达成。

在本发明的实施例中，位于该第一区域内的装置为NMOS装置。在本发明另一实施例中，位于该第二区域内的装置为PMOS装置。

在本发明的实施例中，注入杂质介于栅介电层与该栅电极间的界面处以改变位于该第二区域内的该第二装置的功函数早于形成该栅电极于该介电层的顶面上之前施行。在本发明的另一实施例中，其中注入杂质于该栅介电层与该栅电极间的界面处以改变位于该第二区域内的该第二装置的功函数是在形成该栅电极之后施行。

依据本发明的实施例，还包括提供上盖层于该第二区域上并介于该介电层与该栅电极之间的步骤。如此，形成了在注入时用于保护介电层的双重上盖作用。

依据本发明的实施例，还包括形成另一上盖层以保护栅极的完整性。

依据本发明的实施例，其中注入杂质于介于该栅介电层与该栅电极间之界面处以改变位于该第二区域内的该第二装置的功函数包括通过离子注入方法以注入该杂质。所导入的杂质为功函数调整元素。通过离子注入导入杂质形成了阻剂层于介电层的特定位置上并接着对不被阻剂层所覆盖的区域进行注入。

依据本发明的实施例的方法中，上盖物可通过DyO所形成。如此的DyO上盖层可通过选择性湿蚀刻所移除。选择性湿蚀刻可通过具有低pH值的盐酸基溶液。选择性湿蚀刻溶液的pH值可低于5，优选地介于2-4。