[发明专利]用于减少存储器访问时延的方法和设备以及数据处理系统

说明书

技术领域

本申请一般涉及存储器访问。更具体而言，本申请一般涉及一种计算机实现的方法、数据处理系统和计算机可用程序代码，用于为管理体(hypervisor)或监管器(supervisor)发起的存储器访问请求减少存储器访问时延。

背景技术

日益增大的对称多处理器数据处理系统并没有被用作单个的大型数据处理系统。相反，这些类型的数据处理系统正在被分区并且被当作较小的系统来使用。这些系统也被称为逻辑分区(LPAR)数据处理系统。数据处理系统内的逻辑分区功能性允许单个操作系统的多个副本或多个异构操作系统在单个数据处理系统平台上同时运行。在其内运行操作系统映像的分区被分派了平台资源的非重叠子集。这些平台可分配资源包括一个或多个结构不同的处理器，及其中断管理区、系统存储器的区域以及输入/输出(I/O)适配器总线槽。这些分区的资源是由操作系统映像的平台固件来表示的。

每个不同的操作系统，或者运行在平台内的操作系统的映像，彼此间都受到保护，从而使得在一个逻辑分区上的软件错误不能影响任何其它分区的正确操作。该保护是通过以下方式来提供的，即通过分配不相交的平台资源集来由每个操作系统映像直接管理，以及通过提供用于确保各种映像不能控制还未被分配给该映像的任何资源的机制。此外，防止在控制操作映像的被分配资源中的软件错误影响任何其它映像的资源。因而，操作系统的每个映像或每个不同的操作系统直接控制平台内可分配资源的不同集合。

关于逻辑分区数据处理系统中的硬件资源，在各种分区之间不相交地共享这些资源。这些资源可以包括，例如，输入/输出(I/O)适配器、存储器双列直插式存储器模块(DIMMs)、非易失性随机访问存储器(NVRAM)，以及硬盘驱动器。可以反复引导和关闭LPAR数据处理系统内的每个分区，而不需要对整个数据处理系统重开电源(power-cycle)。

当具有多个处理器的系统访问共享存储器时，通过来自若干处理器的并行访问而可能不时地使该存储器忙碌。在这样的忙碌情况下，由处于监管器或管理体状态下的处理器所发起的对共享存储器的读或写访问可能排在处于队列前面的其它应用请求之后。任何读或写请求所经历的排队时延均将取决于存储系统队列中在读或写请求前面的请求数。由于管理体或监管器根据用户指定的规则最大效率地一起管理系统资源，它们对存储器的读请求通常对实现最优系统性能是至关重要的。因此，需要一种有用的方法，通过该方法可以减少对于管理体或监管器发起的读或写请求的存储器时延。

发明内容

不同的说明性实施例提供了一种用于减少存储器访问时延的计算机实现的方法、数据处理系统，以及计算机可用程序代码。说明性实施例在存储控制器处接收包括了地址的存储器访问请求。说明性实施例确定所述地址是否落在多个成对的存储器地址范围寄存器的地址范围之内。响应于所述地址落在所述多个成对的存储器地址范围寄存器的地址范围之一内，说明性实施例确定使能位(enable bit)是否被设置为1，其中所述使能位与所述地址所落入的地址范围相关联。响应于所述使能位被设置为1，说明性实施例将所述存储器访问请求标记为高优先级请求并且将所述高优先级请求置于请求队列上。

附图说明

在所附权利要求中阐述了被认为是说明性实施例的特色的新颖性特征。然而，当结合附图阅读时，参照下面对说明性实施例的详细描述将最好地理解说明性实施例本身以及优选的使用模式、其进一步的目的和优点，在附图中：

图1是可以在其中实现说明性实施例的数据处理系统的框图；

图2是可以在其中实现说明性实施例的示例性逻辑分区平台的框图；

图3依照说明性实施例描绘了存储控制器的功能框图；

图4依照说明性实施例描绘了用于确定高优先级请求的操作的流程图；

图5依照说明性实施例描绘了用于调度高优先级请求的操作的流程图；以及

图6依照说明性实施例描绘了随调度高优先级请求而使用的倒计数间隔计时器的操作的流程图。

具体实施方式