[发明专利]半导体芯片封装结构

说明书

技术领域

本发明涉及一种半导体芯片封装结构，特别涉及一种低阻抗的半导体芯片封装结构。

背景技术

半导体芯片封装结构的尺寸、形状、引脚/球垫数量、间距、长度等都有标准规格，既便于加工，又便于与印刷电路板相配合，半导体芯片封装结构工艺相关的生产线及生产设备都具有通用性，且便于标准化。然而，由于上述半导体芯片封装结构标准规格的限制，会使半导体芯片封装结构无法达到良好的电性，尤其是半导体芯片封装结构中，包括接地导线(ground，GND)或电源线(VDD)的电源网络(power net)的阻抗(impedance)无法有效降低。在公知技术中，可利用多层的电路板(multi-layer printed circuit board)使电源网络得到优选的配置，或设置额外的去耦合电容(decoupling capacitor)，以降低电源网络的阻抗。然而，上述方式会增加制造成本。

因此，需要一种低阻抗和低制造成本的半导体芯片封装结构。

发明内容

本发明提供一种半导体芯片封装结构，包括：一封装基板，其具有一第一表面和一第二表面，上述第二表面位于上述第一表面的相反侧；一通孔，穿过上述封装基板；一半导体芯片，设置于上述封装基板的上述第一表面上，上述半导体芯片的一下表面覆盖于上述通孔的一端；至少两个接合指，设置于上述封装基板的上述第二表面上，且围绕于上述通孔；一导线，设置于上述封装基板的上述第二表面上，且位于上述两个接合指与上述通孔之间，其中上述导线的两端分别电性连接于上述两个接合指。

本发明又提供一种半导体芯片封装结构，包括：一封装基板，其具有一第一表面和一第二表面，上述第二表面位于上述第一表面的相反侧；一通孔，穿过上述封装基板；一半导体芯片，设置于上述封装基板的上述第一表面上，上述半导体芯片的一下表面覆盖于上述通孔的一端；至少两个接合指，设置于上述封装基板的上述第二表面上，且围绕于上述通孔；一导线，设置于上述封装基板的上述第二表面上，且位于上述两个接合指与上述通孔之间，其中上述导线的两端分别电性连接于上述两个接合指。上述半导体芯片封装结构还包括多个接合垫，设置于上述半导体芯片的上述下表面上，且位于上述通孔中；多条接合导线，穿过上述通孔，其中每一条上述接合导线分别电性连接上述接合垫与上述接合指。

本发明又提供一种半导体芯片封装结构，包括：一封装基板，其具有一第一表面和一第二表面，上述第二表面位于上述第一表面的相反侧；一通孔，穿过上述封装基板；一半导体芯片，设置于上述封装基板的上述第一表面上，上述半导体芯片的一下表面覆盖于上述通孔的一端；至少两个接合指，设置于上述封装基板的上述第二表面上，且围绕于上述通孔；一导线，设置于上述封装基板的上述第二表面上，且位于上述两个接合指与上述通孔之间，其中上述导线的两端分别电性连接于上述两个接合指。上述半导体芯片封装结构还包括多个接合垫，设置于上述半导体芯片的上述下表面上，且位于上述通孔中；多条接合导线，穿过上述通孔，其中每一条上述接合导线分别电性连接上述接合垫与上述接合指。多个球垫，设置于上述封装基板的上述第二表面上；多条导电布线，设置于上述封装基板的上述第二表面上，其中每一条上述导电布线分别电性连接上述接合指与上述球垫；多个锡球，设置于上述封装基板的上述第二表面上，且分别电性连接上述球垫。

本发明又提供一种半导体芯片封装结构，包括：一封装基板，其具有一第一表面和一第二表面，上述第二表面位于上述第一表面的相反侧；一通孔，穿过上述封装基板；一半导体芯片，设置于上述封装基板的上述第一表面上，上述半导体芯片的一下表面覆盖于上述通孔的一端；至少两个接合指，设置于上述封装基板的上述第二表面上，且围绕于上述通孔；一导线，设置于上述封装基板的上述第二表面上，且位于上述两个接合指与上述通孔之间，其中上述导线的两端分别电性连接于上述两个接合指。上述半导体芯片封装结构还包括多个接合垫，设置于上述半导体芯片的上述下表面上，且位于上述通孔中；多条接合导线，穿过上述通孔，其中每一条上述接合导线分别电性连接上述接合垫与上述接合指。一第一封装材料，包覆上述半导体芯片以及部分上述第一表面；一第二封装材料，填入上述通孔，且上述第二封装材料包覆上述接合导线。